利用Verilog HDL设计状态机_第1页
利用Verilog HDL设计状态机_第2页
利用Verilog HDL设计状态机_第3页
利用Verilog HDL设计状态机_第4页
全文预览已结束

VIP免费下载

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

利用Verilog HDL设计状态机1.设计要求利用Verilog HDL设计一个电路，对输入的一串二进制数，用于检测序列中连续3个或者3个以上的1，状态转换如图所示：2.设计步骤第一步：安装Quartus II软件并破解第二步：根据设计要求编写程序代码第三步：生成仿真电路图和波形如图3.程序代码module moore(clk,din,op);input clk,din;output op;reg1:0 current_state,next_state;reg op;parameter S0=2b00,S1=2b01,S2=2b10,S3=2b11;always(posedge clk)begincurrent_state=next_state;endalways(current_state or din)begincase(current_state)S0:beginop=0;if(din=0)next_state=S0;elsenext_state=S1;endS1:beginop=0;if(din=0)next_state=S0;elsenext_state=S2;endS2:beginop=0;if(din=0)next_state=S0;elsenext_state=S3;endS3:beginop=1;if(din=0)next_state=S0;elsenext_state=S3;enddefault:beginop=0;next_state=S0;endendcaseendendmodule4.仿真电路图和波形图电路图如下图：图一 电路原理图 图二 转换关系图波形图如下图：波形图5.实验结论与心得体会实验结果：由仿真波形可以看出，利用该状态机，可以实现输入一串二进制数然后检测序列中连续3个或者3个以上的1，实现上面转换图要求的功能，符合实验要求。心得体会：1.通过本次作业，我更加熟知转换器的使用方法，并能设计出任意转换方式的转换器。我感觉已经不再对转换关系与转换图形感到陌生和恐惧。 2. 模拟仿真出来的电路图和波形图直观的反映出电路的功能和最终转换结果更简便，可操作性强。 3. 对于所学的知识应该活学活用在实践中
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论