数字电路与逻辑设计第二章.ppt

第2章组合逻辑电路,本章提要本章主要介绍组合逻辑电路的基本部件（集成逻辑门）的基本原理与使用方法和基于逻辑门的组合逻辑电路的分析和设计。本章难点集成逻辑门的使用。组合逻辑电路的设计。,数字电路,组合逻辑电路（结构上无反馈、功能上无记忆，电路在任何时候的输出都由该时刻的输入信号完全决定）,时序逻辑电路（电路在任何时候的输出不仅取决于当时的输入，而且还取决于电路以前的输入）,按逻辑功能分类,第2章组合逻辑电路2.1集成逻辑门,基本逻辑运算,与、或、非,基本逻辑门,与门、或门、非门,复杂逻辑运算,复合逻辑门、复杂逻辑电路,集成逻辑门,集成逻辑门,双极型集成逻辑门（TTL、ECL、I2L、HTL）,单极型集成逻辑门（NMOS、CMOS）,2.1.1TTL逻辑门-输入晶体管（T）输出晶体管（T）产品种类：TTL与门、与非门、或门、非门、或非门、与或非门、异或门等，还有集电极开路与非门（OC门）和三态门（TS门）,2.1.1TTL逻辑门1.典型TTL与非门外部特性和主要参数,TTL与非门典型电路,实现输入变量A、B、C与运算逻辑功能,相当于一个电压分相器，能够在T2的发射极和集电极上分别得到两个相位相反的电压,推拉式结构的输出完成“非”运算逻辑功能,TTL与非门电路符号,2.1.1TTL逻辑门1.典型TTL与非门外部特性和主要参数（1）电压传输特性,传输特性曲线,截止区：输入信号0VI0.6，为低电平，输出信号VO=3.6，为高电平。输入低电平输出高电平状态，也称“与非”门截止或关闭状态。,线性区：0.6VI1.3，VO随着输入信号的增大而线性下降。,转折区：VI1.3并继续增大，VO突然下降到0.3，实现高低电平转换,饱和区：VI1.3，VO=0.3，输入高电平，这时输出低电平不再变化，称为“与非”门开通或饱和状态,传输特性测试电路,2.1.1TTL逻辑门1.典型TTL与非门外部特性和主要参数（2）标称逻辑电平V门电路的逻辑功能是通过制定高电平表示1、低电平表示0获得的。这种表示逻辑1和0的理想电平值，称为标称逻辑电平，TTL与非门电路的标称逻辑电平分别为V(1)=5，V(0)=0,正逻辑,例：TTL与非门电路VOFF=0.8，VON=2，即当电平受到干扰而使高电平下降或低电平升高时，只要高电平不降到2以下，低电平不升到0.8以上，门电路仍能正常工作,（4）输出电平输出高电平VOH是指输入端有低电平时输出端得到的电平，典型的数值为VOH2.4V。输出低电平VOL是指输入端全部为高电平时输出端得到的电平，典型的数值为VOL0.4V。（5）噪声容限VN噪声容限是指允许输入电压波动的极限范围，是衡量TTL门电路抗干扰能力的参数，但是噪声容限VN对于输入为低电平和输入为高电平的影响是不同的。,（6）扇入系数Vr门电路允许的输入端数目称为该门电路的扇入系数。一般门电路的扇入系数在制造时就安排好了，一般不超过8，使用者只需注意对多余端的处理就可以了。,（3）开门电平VON、关门电平VOFF实际门电路中，高电平或低电平都不可能是标称逻辑电平，而是处在偏离这一标称值的一个范围内。当输入电平在0VVOFF范围内都表示逻辑值0；当电平在VON5范围内都表示逻辑值1，此时电路都能实现正常的逻辑功能。我们称VOFF为关门电压，表示逻辑值0的输入电平的最大值；称VON为开门电压，表示逻辑值1的输入电平的最小值。,（7）扇出系数VC扇出系数表示与非门输出端最多能接同类与非门的个数，或称为负载能力。一般门电路的扇出系数为，而驱动门（或称功率门）的扇出系数可达1525。,（8）平均传输延迟时间,是一个反映门电路工作速度快慢的重要参数。信号经过任何门电路都会产生时间的延迟，这是由器件本身的物理特性所决定的。,延时测量电路,平均传输延迟时间,平均传输延迟时间越小，门电路的响应速度越快。低速器件（40160ns），中速器件（1540ns），高速器件（815ns）及超高速器件（B，F1=1，如果AB，F2=1，如果A=B，F1=F2=0。所以根据F1和F2的值可以判断出A与B之间的大小、相等关系，此电路为两数大小判别电路。,电路的逻辑功能,转至EWB/2.1,例2.2已知图2.30是由三个“异或”门构成的组合逻辑电路，试分析其逻辑功能。,（1）根据电路图写出输出函数。,（2）根据逻辑表达式列真值表,(3）判断电路的逻辑功能,将自然二进制码转换为格雷码的转换电路,组合逻辑电路的特点：电路由逻辑门组成。输出与输入之间没有反馈回路。不含记忆元件。输出与电路原来的状态无关，仅由当时的输出决定。,2.4组合逻辑电路的设计,实际逻辑问题,逻辑电路,设计,2.4.1组合逻辑电路的设计步骤,将实际逻辑命题转化为逻辑关系。规定输入、输出变量以及各变量状态的逻辑赋值,根据确定的输入、输出变量关系及逻辑赋值列出真值表。,根据真值表写出逻辑函数表达式。,设计质量标准：除了正确实现逻辑功能，还要看是否使用了最少数量的逻辑门，逻辑门输入变量数是否最少。,2.4.2组合逻辑电路的设计实例,例如图所示，在一个化工厂，液体化工材料被分装在三个桶里，三个传感器能够判断三桶的液体是否低于设定量。试设计一个控制器能够实现以下功能：如果任何两个及两个以上桶里的液体低于设定量，那么电路就自动报警。,（1）分析逻辑功能：首先确定输入逻辑变量，由于是三个桶，分别设为三个输入逻辑变量A、B、C，设液体高于设定量为逻辑“0”，低于设定量为逻辑“1”。确定输出端变量F，当任何两个及两个以上桶里的液体低于设定量，输出F为“1”，驱动报警器报警。,（2）根据以上输入、输出逻辑变量的定义列出真值表,由真值表写出,（3）化简输出逻辑函数,（4）逻辑电路图实现,74LS08,74HC075,由集成芯片实现,例：试设计一个半加器,（1）分析逻辑功能：半加器是完成两个一位二进制数相加，求得和并向高一位进位的逻辑部件，是一个简单两位输出的逻辑电路。,首先确定输入输出变量，两个一位二进制数分别为A、B，即加数和被加数，输出变量S代表本位和，C表示向高位的进位。,用关系式表示：,（2）根据逻辑变量的定义列出真值表,（3）逻辑电路实现,例将上面的半加器改为用“与非”门实现,用已有芯片实现，需将表达式变成与芯片对应形式,用二输入的与非门来实现上面的半加运算，需要逻辑表达式变换成“与非”形式,可用5个2输入与门实现,74LS00,用两片74LS00实现,例设计一个一位十进制数判偶电路,（1）分析问题。输入变量用4位二进制数表示一位十进制数，因此需要4个逻辑变量A、B、C、D；输出变量为F，当输入十进制数为偶数时F=1，奇数时F=0,（2）将问题转化为真值表,十进制,输入（ABCD）,输出F,十进制,输入（ABCD）,输出F,0,0000,1,8,1000,1,1,0001,0,9,1001,0,2,0010,1,1010,d,3,0011,0,1011,d,4,0100,1,1100,d,5,0101,0,1101,d,6,0110,1,1110,d,7,0111,0,1111,d,（3）根据真值表写出逻辑表达式,使输出变量F为“1”的最小项为m0、m2、m4、m6、m8；,任意项为m10、m11、m12、m13、m14、m15,逻辑表达式为：,或者写成,（4）画出卡诺图并用其简化逻辑表达式,不利用无关项,关系式和逻辑电路要复杂的多,2.5组合逻辑电路中的竞争与冒险现象,以上所讨论的组合逻辑电路都假设逻辑门电路是理想的。即没有延时时间对信号波形的影响。在实际电路设计中，我们必须考虑延时因素。因为按理想条件设计的电路，在信号的瞬变时刻有可能在电路的输出端出现不应有的毛刺，使电路处于不稳定状态，我们称这种现象为“冒险”。在有多个输入信号的组合电路中，当有两个或两个以上信号同时发生变化时，由于同一个信号通过不同路径到达某一个门的输入端的先后时间有差别，这种现象称为“竞争”,2.5.1组合逻辑电路中的竞争与冒险现象的判断与识别,若不考虑门电路的延时，无论A取什么值，输出F总是为0，不可能为1,若不考虑门电路的延时，无论A取什么值，输出F总是为1，不可能为0,上述分析竞争冒险产生的例子都是由于门电路的延时产生了冒险，在逻辑关系上是由于或引起的，因此我们可以根据表达式中某个变量是否同时以原变量和反变量出现来判断是否具备了竞争条件,代数判别法,例逻辑表达式为，判断是否可能存在竞争冒险。,当A=1，C=1时，出现“0冒险”。,解：表达式中，变量C和B都存在着原变量和反变量，是否有可能出现或者是的取值组合？,当A=1，B=1时，出现“0冒险”。,可以分析其它各种状态，都不会出现冒险。根据以上分析，该逻辑函数存在“0冒险”,例逻辑表达式为，判断是否可能存在竞争冒险。,当B=1，C=0时，出现“1冒险”。,解：表达式中，变量A和B都存在着原变量和反变量，是否有可能出现或者的取值组合？,当A=0，C=0时，出现“1冒险”。,可以分析其它各种状态，都不会出现冒险。根据以上分析，该逻辑函数存在“1冒险”。,卡诺图判别法,例逻辑电路的逻辑表达式为,此处两卡诺圈相切，有两个最小项相邻但又不在