数字电路知识

第八章数制、编码、与逻辑代数,8.2二进制的编码,8.3逻辑代数,8.4逻辑函数的化简,8.1数制与数制转换,8.5集成逻辑门电路,1.十进制(Decimal)：,以十为基数的记数体制。,表示数的十个数码：,1、2、3、4、5、6、7、8、9、0,遵循逢十进一的规律。,157,=,一个十进制数数N可以表示成：,若在数字电路中采用十进制，必须要有十个电路状态与十个记数码相对应。这样将在技术上带来许多困难，而且很不经济。,一、数制：,8.1数制和数制转换,2.二进制(Binary)：,以二为基数的记数体制。,表示数的两个数码：,0、1,遵循逢二进一的规律。,（1001）B=,=(9)D,二进制的优点：用电路的两个状态-开关来表示二进制数，数码的存储和传输简单、可靠。,二进制的缺点：位数较多，使用不便；不合人们的习惯，输入时将十进制转换成二进制，运算结果输出时再转换成十进制数。,3.八进制数(Octal)八进制数的进位规则是逢八进一，其基数R=8，采用的数码是0、1、2、3、4、5、6、7，每位的权是8的幂。任何一个八进制数也可以表示为：,例如：,注:有时也用O代替8这个脚注。,十六进制数码：逢十六进一,0、1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15),(2A.7F)16=,2161+10160+716-1+1516-2,=(42.4980937)10,展开式为：,例如：,注:有时也用H代替16这个脚注。,4.十六进制数(Hexadecimal),二进制数的运算,(1011.01)2=,二.数制间的转换,(1)二进制、八进制、十六进制转化为十进制,例如:,=(11.25)10,(2)十进制数转换为二进制、八进制、十六进制,先讨论整数的转换,假定十进制整数为（S）10，等值的二进制数为,，则有,（S）10,若将（S）10除以2，则余数为k0,商可写成：,不难看出，若将（S）10除以2所得的商再次除以2，则所得余数为k1。,依次类推，反复将每次得到的商再除以2，就可求得二进制整数的每一位了。,解：用“除2取余”法转换:,则（23)D=（10111)B,例：将十进制数23转换成二进制数。,其次讨论小数的转换,若（S）10是一个十进制的小数，对应的二进制小数为,，则,将上式两边同乘以2得到,显然，所得乘积的整数部分为k-1,将乘积的小数部分再乘以2，得,所得乘积的整数部分为k-2,依次类推，将每次乘2后所得乘积的小数部分再乘以2，便可求出二进制小数的每一位。,例如，将（0.8125）10化为二进制小数可如下进行（见下页）。,直到乘积的小数部分为零或者进行得到所要求的误差精度为止,整数部分=1=k-1,整数部分=1=k-2,整数部分=0=k-3,整数部分=1=k-4,故（0.8125）10=（0.1101）2,(3)二进制八进制相互转换,(4)二进制、十六进制相互转换,每四位2进制数对应一位16进制数,(01011110.10110100)2=,每一位16进制数对应四位2进制数,8.2二进制的编码用不同数码表示不同事物时遵循的规则例如：学号，身份证号，运动员号目前，数字电路中都采用二进制和基于二进制基础上的八、十六和二-十进制。表示数量时称二进制。表示事物时称二值逻辑。,数字系统的信息,数值,文字符号,二进制代码,编码,编码：一般来说用文字符号或者数码来表示某种信息的过程,在BCD码中，用四位二进制数表示09十个数码。四位二进制数最多可以表示16个字符，因此09十个字符与这16中组合之间可以有多种情况，不同的对应便形成了一种编码。这里主要介绍：,8421码,5211码,余3码,2421码,余3循环码,1.二-十进制码（BCD码）,8421码的各位系数与它代表的十进制数的关系为：,(92.35)D=(10010010.00110101)8421,一：8421码,二、“2421”码,2421码是另一种有权码，它也是由4位二进制数表示的BCD码，其各位的权值是：2、4、2、1，它所代表的十进制数表示为（注意04前5个数的最高位为0，59后5个数的最高位为1）,三、“余3”码,余3码是由8421码加3（0011）得来的。余3码每位无固定的权，因此它是一种无权码。,十进制转换为余3码,余3码转换为十进制,2.检错纠错码,以数字形式传递信息比模拟形式传递信息有较强的抗干扰能力，但在进行大量的数据交换，数据远距离传输以及数据存贮过程中免不了要出错误，产生错误可能有多种因素，如设备的临界工作状态，高频干扰，电源偶然的瞬变现象等等。为了减少这种错误，人们在具体的编码形式上想办法减少出错，或者一旦出现错误时易于发现或改正，因此，纠错编码和容错技术受到普遍重视，目前已发展成为信息论学科的重要组成部分。具有检错、纠错能力的编码，称之为“可靠性编码”。目前，常采用的代码有格雷码、奇偶校验码和海明码(HammingCode)等。,一：格雷码,在一组数的编码中，如果任意相邻的代码只有一位二进制数不同，即为格雷码。,典型二进制格雷码编码规则：,例：13的格雷码：,二进制码：格雷码：,模2加,例8-8已知二进制数1110101，求其格雷码。,典型二进制格雷码转换成二进制数的方法：,01000111,例：7的典型格雷码为0100,从高位开始模2加,二进制码：格雷码：,例8-11已知格雷码为1110101，求其二进制码。,8.3逻辑代数,一、基本概念,逻辑：事物的因果关系数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。逻辑代数中的变量称为逻辑变量，一般用大写字母A、B、C、表示，逻辑变量的取值只有两种，即逻辑0和逻辑1。0和1称为逻辑常量。但必须指出，这里的逻辑0和1本身并没有数值意义，它们并不代表数量的大小，而仅仅是作为一种符号，代表事物矛盾双方的两种对立的状态。,二、基本逻辑运算（与、或、非）,“与”运算又称“与”逻辑、“逻辑乘”。,与运算：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）。我们把这种因果关系称为与运算。,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,1.“与”运算,Y=ABC,逻辑式：,真值表,该真值表的特点:任0则0,全1则1,与逻辑运算规则：,00=001=010=011=1,图形符号：,2.“或”运算,“或”运算又称“或”逻辑、“逻辑加”。,或运算：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）。我们把这种因果关系称为或运算。,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,Y=A+B+C,逻辑式：,真值表,该真值表的特点:任1则1,全0则0,与逻辑运算规则：,0+0=00+1=11+0=11+1=1,图形符号：,注意：基本逻辑加运算和二进制加法规则是不同的,3.“非”运算,“非”运算又称“非”逻辑、“反相运算”、“逻辑否定”。,非运算：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。我们把这种因果关系称为非运算。,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,真值表,该真值表的特点：1则0,0则1。,逻辑式：,非逻辑运算规则:,图形符号：,反相器,三、几种常用的复合逻辑运算,异或Y=AB,同或Y=AB,也称为异或非逻辑,8.3.3逻辑函数与真值表,真值表、逻辑函数式、逻辑图、波形图、卡诺图。各种表示方法之间可以相互转换。,（1）真值表,比赛规则：主裁判(A)同意，两名副裁判(B、C)中至少有一名同意，试举才成功，指示灯（Y)亮。,若以1表示开关闭合，0表示开关断开；以1表示灯亮，0表示灯暗，则指示灯Y是开关A、B、C的二值函数，即,举例：举重裁判电路,各种表现形式的相互转换,1.真值表逻辑式例：奇偶判别函数的真值表A=0,B=1,C=1使ABC=1A=1,B=0,C=1使ABC=1A=1,B=1,C=0使ABC=1这三种取值的任何一种都使Y=1,所以Y=?,1.真值表逻辑式(1)找出真值表中使Y=1的输入变量取值组合(2)每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。(3)将这些变量相加即得Y。(4)把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表,Y=ABC+ABC+ABC,例8-12有A、B、C三个输入信号，当三个输入信号中有两个或两个以上输入信号为高电平时，输出高电平，其余情况均输出低电平。列出上述问题的真值表并写出该问题的逻辑函数表达式。,或者：,8.3.4逻辑代数基本定理,逻辑函数的相等,例8-13设F=A(B+C),G=AB+AC；试证明F=G,列出F和G的真值表：,由真值表：F和G是等价的，只是表达式不同,一：基本公式,根据与、或、非的定义，得到下表的布尔恒等式,公式（17）的证明（公式推演法）：,真值表法：,8.3.5逻辑代数的三个基本定理（规则）,一：代入定理,在任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式仍然成立。,例8-14已知等式（A+B）E=AE+BE，试证明将所有E的地方代以（C+D），等式仍成立。,解：原等式左边=（A+B）（C+D）=AC+AD+BC+BD原等式右边=A（C+D）+B（C+D）=AC+AD+BC+BD所以等式的左边与右边相等。,在对复杂的逻辑式进行运算时，仍需遵守与普通代数一样的运算优先顺序，即先括号里的内容，其次算乘法，最后算加法。,注意：,二：反演定理,注意：仍需遵守“先括号、然后乘、最后加”的运算优先次序不属于单个变量上的反号应保留不变。,例:已知,求,，,。,解：根据反演定理可写出,解：根据反演定理可写出,例:若,求,。,不属于单个变量上的反号应保留不变,三：对偶定理,若两逻辑式相等，则它们的对偶式也相等，这就是对偶定理。,所谓对偶式是这样定义的：对于任何一个逻辑式Y，若将其中的“”换成“+”，“+”换成“”，0换成1，1换成0，则得到一个新的逻辑式，这个就叫做Y的对偶式。,例:试用对偶定理证明下式：,解：根据乘法分配律，有,根据对偶定理可知：,因为：,8.3.8若干常用公式,2：A+AB=A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：,1：,A（A+B）=A,证明：,例如：,3：,证明：,4：,5:,称为交叉互换律,例如：,注1.A+B=A+C,B=C,注2.AB=AC,B=C,逻辑加与代数加不同,如A=B=1，C=0,逻辑乘与代数乘不同,如A=C=0，B=1,8.3.7逻辑函数的两种标准形式,最小项之和最大项之积,1：最小项在n个变量的逻辑函数中，若m为包含n个因子的乘积项，而且这n个因子均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。n个变量共有2n个不同的组合值，所以有2n个最小项,最小项举例：,两变量A,B的最小项,三变量A,B,C的最小项,最小项的编号：,输入变量的每一组取值都使一个对应的最小项的值等于1,最小项的性质,在输入变量任一取值下，有且仅有一个最小项的值为1。全体最小项之和为1。任何两个最小项之积为0。两个相邻的最小项之和可以合并，消去一对因子，只留下公共因子。-相邻：仅一个变量不同的最小项如,如：两变量A,B的最大项,2：最大项在n个变量的逻辑函数中，若M为n个变量之和，而且这n个变量均以原变量或反变量的形式在M中出现一次，则称M为该组变量的最大项。,变量的各组取值,ABC,000001010011100101110111,对应的最大项及其编号,最大项,编号,三变量函数的最大项：,输入变量的每一组取值都使一个对应的最大项的值为0,最大项的性质,在输入变量任一取值下，有且仅有一个最大项的值为0。全体最大项之积为0。任何两个最大项之和为1。只有一个变量不同的两个最大项的乘积等于各相同变量之和。,最小项和最大项之间的关系：,3：最小项表达式,设F是n个变量组成的“与或”式，若式中每一个“与”项都是这n个变量的一个最小项，则称F为最小项表达式。,1）配项法,2）真值表法,解：找出F=1的变量取值组合：（011）、（101）、（110）、（111）写出F=1中各组合对应的最小项。把组合值中“1”写作原变量，“0”写作反变量。即,将所得最小项“或”，即得到最小项的表达式。,4：最大项表达式,在“或与”式中，若每个“或”项都是最大项，则该式称为最大项表达式。,例8-18函数F的真值表如表8-23所示，求F的最大项表达式。,F的最大项表达式为：,最大项表达式为,8.4逻辑函数的公式法化简,逻辑函数“最简”的标准与函数本身的类型有关。类型不同，“最简”的标准也有所不同。这里以最常用的“与或型”表达式为例来介绍“最简”的标准。,一般而言，“与或型”逻辑函数需要同时满足下列两个条件，方可称为“最简”：(1)或项最少，即表达式中“+”号最少；(2)每个与项中的变量数最少，即表达式中“”号最少。,1.并项法利用公式,例:试用并项法化简下列逻辑函数,解：,将两项合并为一项，消去一个变量。,2.吸收项法利用公式,例1:试用吸收法化简下列逻辑函数,利用吸收律和包含律等有关公式来减少与项数。,解：,例2:试用消项法化简下列逻辑函数,解：,例3:试用消因子法化简下列逻辑函数,3.配项法,例:试化简逻辑函数,(1)利用公式,解：,例:试化简逻辑函数,(2)利用公式,解：,4.综合法,在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简。,解：,例1：化简逻辑函数,（利用）,（利用A+AB=A）,（利用）,解：,例2：化简逻辑函数,（利用反演律）,（配项法）,（利用）,（利用A+AB=A）,（利用A+AB=A）,例3：化简逻辑函数,解:,由上例可知，逻辑函数的化简结果不是唯一的。,解法1：,解法2：,例4：化简逻辑函数,公式法化简优点是：不受变量数目的限制。缺点是：没有固定的步骤可循；需要熟练运用各种公式和定理；在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验；有时很难判定化简结果是否最简。,8.4.2逻辑函数的卡诺图化简法,实质：将逻辑函数的最小项之和的以图形的方式表示出来。以2n个小方块分别代表n变量的所有最小项，并将它们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的（只有一个变量不同），就得到表示n变量全部最小项的卡诺图。,（1）.逻辑函数的卡诺图表示法,在任何两个相邻和轴对称的方块中，其变量的组合之间，只允许而且必须有一个变量取值不同，这是构成卡诺图的重要原则。,二变量卡诺图,四变量的卡诺图,三变量卡诺图,五变量的卡诺图,（2）用卡诺图表示逻辑函数,将函数表示为最小项之和的形式。在卡诺图上将这些最小项对应的位置上填入1，其余地方填0。,与或式的卡诺图表示.,直接将表达式的与项或最小项所对应的方格标以1.,其它形式函数的卡诺图表示要转换成与或式再在卡诺图上表示。,1,1,例2:用卡诺图表示逻辑函数,解：首先将Y化为最小项之和的形式,0,1,0,0,1,0,0,1,0,0,1,0,1,1,1,1,例3:已知逻辑函数的卡诺图如下图所示，试写出该函数的逻辑式。,解：,（3）用卡诺图化简逻辑函数,依据：具有相邻性的最小项可合并，消去不同因子。在卡诺图中，最小项的相邻性可以从图形中直观地反映出来。,合并最小项的原则：两个相邻最小项可合并为一项，消去一对因子。四个排成矩形的相邻最小项可合并为一项，消去两对因子。八个相邻最小项可合并为一项，消去三对因子。,01,01,B,A,11,01,01,B,A,11,01,01,B,A,11,1,二变量卡诺图的典型合并情况,00011110,01,BC,A,11,11,BC,00011110,01,A,1111,1111,01,BC,A,00011110,三变量卡诺图的典型合并情况,00011110,00011110,CD,AB,1,1,1,1,1,四变量卡诺图的典型合并情况,1,1,1,.若两个最小项相邻，则可合并为一项并消去一个因子，合并后的结果中只剩下公共因子。,.若四个最小项相邻并排列成一个矩形组，则可合并为一项并消去二对因子。合并后的结果中只包含公共因子。,.若八个最小项相邻并排成一个矩形组，则可合并为一项并消去三对因子。合并后的结果中只包含公共因子。,3.用卡诺图合并最小项的原则（画圈的原则）,尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3）个相邻项。要特别注意对边相邻性和四角相邻性。圈的个数尽量少。卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。,4.用卡诺图化简逻辑函数的步骤：画出逻辑函数的卡诺图。合并相邻的最小项，即根据前述原则画圈。写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与或表达式。,例：用卡诺图化简逻辑函数F(A,B,C,D)=m(0,3,5,8,7,10,11,13,15),解：,例：用卡诺图化简逻辑函数F(A,B,C,D)=m(2,3,8,9,10,12,13),解：,或,例：用卡诺图把逻辑函数F(A,B,C,D)=M(3,4,8,7,11,12,13,14,15)化简成最简或与表达式。,1)、约束项,例如，有三个逻辑变量A、B、C，它们分别代表一台电动机的正转、反转和停止的命令，A=1表示正转，B=1表示反转，C=1表示停止。ABC的取值只可能是001、010、100当中的某一种，而不能是000、011、101、110、111中的任何一种。因此，A、B、C是一组具有约束的变量。,可写成：,约束项：恒等于0的最小项,具有无关项的逻辑函数及其化简,2)、任意项,有时还会遇到另外一种情况，就是在输入变量的某些取值下函数值是1还是0皆可，并不影响电路的功能。,任意项：在某些变量取值下，其值等于1或等于0的那些最小项称为任意项。,3)、无关项,约束项和任意项统称为无关项。,讨论：,1.在存在约束项的情况下，由于约束项的值始终等于0，所以既可以将约束项写进逻辑函数式中，也可以将约束项从函数式中删掉，而不影响函数值。同样即可以把任意项写入函数式中，也可以不写进去，因为输入变量的取值使这些任意项为1时，函数值是1还是0无所谓。,2.在用卡诺图表示逻辑函数时，首先将函数化为最小项之和的形式，然后在卡诺图中这些最小项对应的位置上填入1。既然可以认为无关项包含于函数式中，也可以认为不包含在函数式中，那么在卡诺图中对应的位置上就可以填入1，也可以填入0。为此，在卡诺图中用表示无关项。在化简逻辑函数时既可以认为它是1，也可以认为它是0。,4)、无关项在化简逻辑函数中的应用,例:化简具有约束的逻辑函数,给定约束条件为：,解：采用公式化简法,例:化简具有约束的逻辑函数,给定约束条件为：,解：采用卡诺图化简法,例:试化简逻辑函数,已知约束条件为,解：卡诺图化简法,8.5集成逻辑门电路,1、基本逻辑门电路2、集成逻辑门电路3、集成逻辑门电路应用,逻辑集成门电路,门电路是用以实现逻辑关系的电子电路，基本和常用门电路有：与门、或门、非门、与非门、或非门、异或门等。,在数字电路中，一般用高电平代表1、低电平代表0，称为正逻辑。如果用高电平代表0、低电平代表1，称为负逻辑。,高电平和低电平的含义：,高电平和低电平为某规定范围的电位值，而非一固定值。,由门电路种类等决定,门电路分类：,集成门电路,双极型,TTL(Transistor-TransistorLogicIntegratedCircuit)晶体管-晶体管逻辑集成电路,ECL（EmitterCoupledLogic)射极耦合逻辑,NMOS,CMOS,PMOS,MOS型（Metal-Oxide-Semiconductor）,门电路,分立元件门电路,因其体积大，可靠性低等缺点，现已不用,SSI：10-100个基本单元/片；MSI：100-1000个基本单元/片；LSI：1000-1万个基本单元/片；VLSI：1万以上基本单元/片。,集成电路分类：,金属氧化物半导体场效应管集成电路,8.5.1基本逻辑门电路,一、二极管与门和或门电路1与门电路,图8.5.1二极管与门（a）电路（b）逻辑符号,2或门电路,图8.5.2二极管或门（a）电路（b）逻辑符号,L=A+B,二、三极管非门电路,三极管组成的非门电路，非门又称反相器。设输入信号为+5V或0V,图8.5.3三极管非门,1）VA=0V。此时三极管的发射结电压小于死区电压，满足截止条件，所以管子截止，VL=VCC=5V。2）VA=5V。此时三极管的发射结正偏，管子导通，只要合理选择电路参数，使其满足饱和条件IBIBS，则管子工作于饱和状态，有VL=VCES0V（0.3V）。,三DTL与非门电路,前面介绍的二极管与门和或门电路虽然结构简单，逻辑关系明确，但却不实用。例如在图8.5.4所给出的两级二极管与门电路中，会出现低电平偏离标准数值的情况。为此，常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路，以消除在串接时产生的电平偏离，并提高带负载能力。,图8.5.4两级二极管与门串接使用的情况,DTL与非门电路,图8.5.5DTL与非门电路,（1）当三输入端都接高电平时（即VA=VB=VC=5V），二极管D1D3都截止，而D4、D5和T导通。可以验证，此时三极管饱和，即输出低电平。,（2）在三输入端中只要有一个为低电平0.3V时，则阴极接低电平的二极管导通，由于二极管正向导通时的钳位作用，VP1V，从而使D4、D5和T都截止，VVL=VCC=5V，即输出高电平。,1、电路组成,T1:多发射极晶体管,一、TTL与非门,输入级,中间级,输出级,8.5.2集成逻辑门电路,（1)任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通,T2、T5截止,uo=5-uR2-ube3-ube43.8V高电平！,1、工作原理,电位被箝位在2.1V,全反偏,1V,（2）输入全为高电平（3.4V）时或输入全为空,T2、T5饱和导通,Y=0.3V输出低电平,输入为空，相当于输入“1”,1、电压传输特性,二、TTL与非门的特性和技术参数,测试电路,电压传输特性是描述输出电压vO与输入电压vI之间对应关系的曲线，如图所示。,TTL与非门的电压传输特性,（1）AB段（截止区）（2）BC段（线性区）（3）CD段（过渡区）（4）DE段（饱和区),UOL,(0.3V),传输特性曲线,UOL,(0.3V),阈值UT=1.4V,理想的传输特性,输出高电平,输出低电平,1、输出高电平电压VOH在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.8V，产品规定输出高电压的最小值VOH（min）=2.4V。2、输出低电平电压VOL在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。3、关门电平电压VOFF是指输出电压下降到VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。4、开门电平电压VON是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。产品规定VIH（min）=2V。,三、TTL门电路的主要技术参数,5、阈值电压VTH电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。近似地：VTHVOFFVON即ViVTH，与非门关门，输出高电平；ViVTH，与非门开门，输出低电平。VTH又常被形象化地称为门槛电压。VTH的值为1.3V1.V。,低电平噪声容限VNLVOFF-VOL（max）高电平噪声容限VNHVOH（min）-VON,8、噪声容限输入高低电平的范围，即它的输入信号允许一定的容差。,7、扇入系数Ni门电路的输入端数。一般Ni5，最多不超过8。,8、扇出系数N0保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的同类门的输入端数。一般N08，N0越大，表明门的负载能力越强。,关门电阻和开门电阻：关门电阻ROFF：保证TTL与非门关闭，输出为标准高电平时，所允许的RI最大值。当RIROFF时，与非门输出高电平，一般ROFF=0.8k。开门电阻RON：保证TTL与非门开通，输出为标准低电平时，所允许的RI最小值。当RIRON时，与非门输出低电平。一般RON=2k。,例,