电子技术实验-实验十六（补交）

实验名称实验十六集成触发器及其应用系别电子科学系班号11级电子科学系实验日期2013年11月5日实验报告完成日期2013年11月8日说明我记得我交过，刚刚去下载已经批改过的实验报告发现没有我的，所以再补交一份。原因可能是之前文件太大被限制上传了。指导老师意见A一、实验目的1验证维阻D触发器和主从JK触发器的逻辑功能，即其功能的转换；2掌握应用集成触发器组成异步十进制触发器的工作原理。二、实验原理1基本RS触发器与非型直接RS触发器是最简单的触发器，其由两个非门交叉耦合而成，电路如ERRORREFERENCESOURCENOTFOUND所示，其特征方程如下，特性表入表一所示。RDSDQN111QN10101000UNDEFINEDRDSDDCPQN101XX010XX1110UP0111UP1（1）低电平异步预置。（2）上升沿边沿触发特性当CP上升沿来时，输出Q按输入D的状态而变化。2主从JK触发器主从JK触发器的逻辑符号如ERRORREFERENCESOURCENOTFOUND所示，其逻辑功能表如表3所示。RDSDJKCPQN101XXX010XXX11100下边沿QN1101下边沿01110下边沿11111下边沿QN（1）低电平异步预置。（2）下降沿电平出发特性当CP下降沿来时，输出Q按CP1期间的JK状态而变化。3异步五进制加法计数器三、实验内容与数据1基本RS触发器按图一搭接电路，RD，SD分别接逻辑开关K1K2，用L1显示1Q，用L2显示1Q，按照表一验证基本RS触发器功能。2维阻D触发器SN74LS74是TTL型集成双D维阻触发器，它的管脚如ERRORREFERENCESOURCENOTFOUND所示。（1）根据ERRORREFERENCESOURCENOTFOUND管脚，按ERRORREFERENCESOURCENOTFOUND连接电路；（2）验证RD和SD的低电平异步预置功能当RD0，SD1时，L1灯灭，L2灯亮；当RD1，SD0时，L1灯亮，L2灯灭。（3）验证上升沿触发特性和逻辑功能表当RDSD1时，按动单脉冲按钮P，验证D触发器逻辑功能如表2（4）D触发器转换为T触发器将图七中1D端接线改为1D和1Q连接，则D触发器转换为T触发器。3主从JK触发器（1）根据ERRORREFERENCESOURCENOTFOUND管脚按ERRORREFERENCESOURCENOTFOUND连接电路图；（2）验证RD和SD的低电平异步预置功能；（3）验证下降沿触发特性和逻辑功能表当1RD1SD1时，令JK分别为00，01，10，11，按动单脉冲按钮P，验证JK触发器的逻辑功能表如表3。（4）验证CP1期间，当JK变化时触发器的一次翻转问题。由CP1期间，使主触发器发生翻转的那个JK输入决定，如果CP1期间主触发器未发生翻转，那么QN1的状态由CP1下降沿到来前的JK输入决定。（5）JK触发器转换为T触发器将ERRORREFERENCESOURCENOTFOUND中1K端改为1K1JK1（A），则JK触发器转换为T触发器。A异步五进制计数器按ERRORREFERENCESOURCENOTFOUND连接电路。Q1接L1，Q2接L2，Q3接L3，先连接各集成块的电源VC5V和地线，用K8（A）作RD,用K7A作1SD，用P作CP（1）当RD0时，Q3Q2Q10，计数器清零。（2）当RD1时，按动P给计数器输入脉冲，观察逻辑灯显示的情况。4、异步十进制计数器设计（1）异步十进制计数器8521BCD在图9电路基础上，利用7474剩余的一个D触发器构成一位二进制计数器设计一个异步8421BCD十进制计数器。（2）异步十进制计数器8521BCD在图10电路基础上，利用7474