JSA培训课件演示文档

,FPGA/集成电路,笔试面试题解答,已更新22个笔试面试题 还未完结,连载更新。 。 。,Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary to grey code? AMD 2008 【解答视频序号：08310001】怎样将一个single-bit信号从快时钟域送到慢时钟域，或慢送到快？Multi-bit信号呢？AMD 2008 【解答视频序号：08310002】设计一个计算连续Leading Zeros个数的电路。输入8-bit，输出4-bit。AMD 2008【解答视频序号：09090001】出下面两个状态机的逻辑综合图，并说明两种写法的优缺点！凹凸 2008,设计地址生成器。nVidia 2008,要求依次输出以下序列：,假设存在positive clock skew为10ns，问最高电路频率。SIRF 2008阻塞赋值和非阻塞赋值的区别 Trident,always(posedge clk) always(posedge clk),begin begin,b=a; b=a;,c=b; c=b;,end end,上面两段代码的硬件结构是怎么样的？,【解答视频序号：09090005】,化简代码使硬件尽可能少 Trident,always (sel or a or b or c),if(sel),y = a + b;,else,y = a + c;,【解答视频序号：09090006】,2进制的1101.101变成十进制是多少？ Trident【解答视频序号：09090007】下面哪种写法会产生latch？为什么？ SIRF 2008从仿真的角度设计测试32(bit)*32(bit)的乘法器能否正常工作的过程？【解答视频序号：09110001】从仿真的角度设计测试1024-depth的SRAM能否正常工作的步骤或过程，功能：有10位的读写指针，并且读操作与写操作可以同时进行，负责读和写的部分由一个控制器控制。【解答视频序号：09110002】报文替换ID的功能【解答视频序号：09110003】flip-flop和latch的区别，rtl中latch是如何产生的 SIRF 2008【解答视频序号：09120001】多时钟域设计中，如何处理跨时钟域信号？ SIRF 2008【解答视频序号：09120002】锁存器比寄存器省面积，但为什么在IC设计中通常使用寄存器？ SIRF 2008【解答视频序号：09120003】,用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦大唐笔试）regN-1:0 memory0:M1; 定义FIFO为N位字长容量M【解答视频序号：09250001】FPGA 的片上RAM 资源，可以在设计中如下哪些应用？a、Shift Register b、ROMc、RAM d、FIFO【解答视频序号：09250002】下列哪些属于时钟约束？a、set_false_path b、set_input_pathc、set_max_delay d、set_multicycle path【解答视频序号：09250002】FPGA可以有哪些工艺？SDRAM b、SRAM c、EEPOM b、DDR e、FLASH【解答视频序号：09250002】下列哪些是FPGA片内资源？RAM b、LUT c、DSP d、SDRAM【解答视频序号：09250002