[硕士论文精品]基于fpga的逆变器控制芯片研究

I摘要逆变控制器的发展经历从分立元件的模拟电路到以专用微处理芯片DSP/MCU为核心的电路系统并从数模混合电路过渡到纯数字控制的历程但是通用微处理芯片是为一般目的而设计存在一定局限为此近几年来逆变器专用控制芯片ASIC实现技术的研究越来越受到关注已成为逆变控制器发展的新方向之一本文利用一个成熟的单相电压型PWM逆变器控制模型围绕逆变器专用控制芯片ASIC的实现技术依次对专用芯片的系统功能划分硬件算法全系统的硬件设计及优化流水线操作和并行化芯片运行稳定性等问题进行了初步研究首先引述了单相电压型PWM逆变器连续时间和离散时间的数学模型以及基于极点配置的单相电压型PWM逆变器电流内环电压外环双闭环控制系统的设计过程同时给出了仿真结果仿真表明此系统具有很好的动静态性能并且具有自动限流功能提高了系统的可靠性紧接着分析了FPGA器件的特征和结构在给出本芯片应用目标的基础上制定了FPGA目标器件的选择原则和芯片的技术规格完成了器件选型及相关的开发环境和工具的选取然后系统阐述了复杂FPGA设计的设计方法学详细介绍了基于FPGA的ASIC设计流程概要介绍了仅使用QUARTUSII的开发流程以及MODELSIMSYNPLIFYPROQUARTUSII结合使用的开发流程在此基础上进行了芯片系统功能划分针对DDS标准正弦波发生器电压电流双环控制算法单元硬件PI算法单元SPWM产生器三角波发生器死区控制器数据流/控制流模块等逆变器控制硬件算法/控制单元研究了它们的硬件算法完成了模块化设计分析了全数字锁相环的结构和模型以此为基础设计了一种应用于逆变器的用比例积分方法替代传统锁相系统中的环路滤波用相位累加器实现数控振荡器DCO功能的高精度二阶全数字锁相环DPLL分析了流水线操作等设计优化问题并针对逆变器控制系统中控制系统算法呈多层结构且层与层之间还有数据流联系其执行顺序和数据流的走向较为复杂不利于直接采用流水线技术进行设计的特点提出一种全新的分层多级流水线设计技术有效地解决了复杂控制系统的流水线优化设计问题本文最后对芯片运行稳定性等问题进行了初步研究指出了设计中的竞争冒险和饱受困扰之苦的亚稳态问题分析了产生机理并给出了常用的解决措施II关键词逆变器FPGAASIC硬件算法流水线技术设计及优化稳定性IIIABSTRACTTHEINVENTERCONTROLLERCOMPOSEDBYSEPARATEDANALOGDEVICESBEFOREHASDEVELOPEDINTOANALOGDIGITALORFULLDIGITALCONTROLLERBASEDONMICROPROCESSORDSP/MCUBUTTHEMICROPROCESSORINCOMMONUSEISDESIGNEDFORGENERALPURPOSE,ITISSURETOHAVECERTAINLIMITATIONSINPASTFEWYEARS,THERESEARCHONREALIZATIONTECHNOLOGYOFAPPLICATIONSPECIFICINTEGRETEDCIRCUITASICFORINVERTERCONTROLLERHASGOTMOREANDMORESOLICITUDE,ANDHAVEBECOMETHENEWRESEARCHDIRECTIONOFINVENTERCONTROLLERTHISPAPERHASUSEDAMATUREMODELOFSINGLEPHASEVOLTAGESOURCEPWMINVERTERTOREALIZETHEASICFORINVERTERCONTROLLERWEHAVECARRIEDOUTPRELIMINARYRESEARCHONSYSTEMATICFUNCTIONPARTITION,HARDWAREALGORITHM,WHOLESYSTEMATICHARDWAREDESIGNANDOPTIMIZATION,PIPELINETECHNOLOGY,ANDOPERATIONSTABILITYOFTHECHIP,ETCFIRSTLY,THECONTINUOUSANDDISCRETEMATHEMATICALMODELSOFASINGLEPHASEVOLTAGESOURCEPWMINVERTERAREESTABLISHED,THEDESIGNMETHODBASEDONPOLEASSIGNMENTISUSEDFORDESIGNOFINVERTERVOLTAGEANDCURRENTDUALLOOPCONTROLLERATTHESAMETIME,SIMULATIONANDEXPERIMENTALHAVEBEENGIVEN,WHICHINDICATESTHATINVERTERSYSTEMSPROVIDESFASTDYNAMICRESPONSEANDNICESTATICCHARACTERISTICSANDTHEN,STRUCTUREANDTHEFEATUREOFFPGADEVICEHAVEBEENINTRODUCEDONTHEBASISOFCHIPAPPLICATIONGOALBEINGGIVEN,WEHAVEANALYZEDTHESELECTINGPRINCIPLEANDSPECIFICATIONSOFFPGA,ASWELLASTHERELATEDDEVELOPENVIRONMENTANDTOOLTHENSYSTEMATICALLYELABORATEDTHEDESIGNMETHODOLOGYOFCOMPLEXFPGADESIGNTHEDESIGNPROCESSOFASICINDETAILHAVENBEENINTRODUCEDTOOBOTHTHEDEVELOPMENTPROCESSOFUSINGTHEQUARTUSIIONLYANDTHEDEVELOPMENTPROCESSTHATCOMBINESUSINGWITHMODELSIM,SYNPLIFYPROANDQUARTUSIIHAVEBEENINTRODUCEDSUMMARILYONTHISFOUNDATION,WEHAVECARRIEDOUTTHEHARDWAREALGORITHM/CONTROLUNITSUCHASCHIPSYSTEMATICFUNCTIONPARTITION,DDSSTANDARDSINEWAVEGENERATOR,VOLTAGECURRENTDOUBLELOOPCONTROLLERALGORITHMUNIT,PIHARDWAREALGORITHMUNIT,SPWMPRODUCINGUNIT,TRIANGLEWAVEOCCURSUNITANDTHECONTROLUNITOFDEADBAND,ETCTHEIRHARDWAREALGORITHMHAVEBEENSTUDIEDWEHAVECOMPLETEDTHEMODULARDESIGNHAVENANALYZEDTHEMODELANDTHESTRUCTUREOFDIGITALPHASELOCKEDLOOPDPLL,WEIVDESIGNEDANEWHIGHACCURACYDPLLAPPLICATIONININVERTERWHICHUSEPROPORTIONINTEGRALPIMETHODREPLACINGTRADITIONALFILTER,USEPHASEACCUMULATORREALIZETHEFUNCTIONOFDIGITALCONTROLOSCILLATORDCOTHEHIGHSPEEDADVANTAGEOFFPGASOPERATIONISMADEHARDTODEMONSTRATEFORTHEINCONSEQUENCEINSTRUCTURALARRANGEMENTTHEPIPELINETECHNOLOGYHADWELLSOLVEDTHISPROBLEMWEPRESENTSANEWPIPELINEOPTIMIZATIONTECHNOLOGYOFINVENTERSCONTROLSYSTEMBASEDONFPGA,ANDCOMPLETEDTHEOPTIMIZATIONDESIGNOFTHEINVENTERCONTROLLERANALYZEDTHEDESIGNPROCESSINDETAILANDOFFEREDAKINDOFTHOUGHTFORTHEPEOPLEWHODEVOTEDTOFPGASAPPLICATIONINPOWERELECTRONICFIELDTHESIMULATIVEANDEXPERIMENTALRESULTSVERIFIEDTHECORRECTNESSFINALLY,THISPAPERHASPOINTEDOUT“RACEANDHAZARD“ASWELLAS“METASTABILITY“PROBLEM,ANALYZEDPRODUCINGMECHANISM,ANDGIVENSOMEGENERALSOLUTIONMEASURESKEYWORDSINVERTER,FPGA,ASIC,HARDWAREALGORITHM,PIPELINETECHNOLOGY,DESIGNANDOPTIMIZATION,STABILITY独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果尽我所知除文中已经标明引用的内容外本论文不包含任何其他个人或集体已经发表或撰写过的研究成果对本文的研究做出贡献的个人和集体均已在文中以明确方式标明本人完全意识到本声明的法律结果由本人承担学位论文作者签名日期年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留使用学位论文的规定即学校有权保留并向国家有关部门或机构送交论文的复印件和电子版允许论文被查阅和借阅本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索可以采用影印缩印或扫描等复制手段保存和汇编本学位论文保密在_年解密后适用本授权书本论文属于不保密请在以上方框内打学位论文作者签名指导教师签名日期年月日日期年月日11绪论11电力电子技术的发展状况着19初学原的发现”术得很CURRENCY1发压发动相现能成人中不的“分体特是极的现学进个新的集成”术的进步发成能着”术”术的发新的”术着用对要的提高”术”术”术已经体成新的交学科”术12”术是的键”术之是用导体应用论知分析开发实现对能的高的”术是”术的基础正着高化高压流集成化的进步发集成化的能能化型化化的特点新的作发基础新的流流功能划分AC/DC流DC/ACDC/DCAC/AC类在功能的实现很具体的流成交流的过成功能的I实现过的置在中是用PWMPWM的应用分下类1交流稳2动3中的应用4新能新的的提高的流省能现在新及新策略的发是相辅相成相互进的新的得新的能实现同时新的应用反过进的发12逆变电源控制技术概述2新的高流的实现依赖”术的发”术的发主要体现在两面高性能的想实现的策略3相对列的优点助高性能实现FL杂的算硬用性好具高的灵性移植性实现网络监置真正能化高性能的现得成现实策略的发体现在论思想的尝试应用在面现令人的”术重FL是基周期的现已广泛应用的重FL的基本思想论中的内原在重FL信号发内的作用下进行逐周期点对应的分过对误差的逐点补偿实现稳态时无静差的果无差拍是特的的果是得调量的偏差在个样周期内得纠正的显著优点是其非同寻的快速性然其点是极点配置要的学型当的想型实际对象型在偏差时达成在个取周期内消除误差的果往往取非剧烈的动作这样不仅达不无差拍的果反会响的稳运行瞬时内环反馈是过负反馈反馈量接给抑反馈环所包围的环的参动或动所引起的偏差因在中若给正瞬时值内环能输压尽量接正减输压畸分PI是工实际中应用“广的概念清晰容实现且鲁棒性强P调响的稳性分I调消除静态误差增稳态同时增的相位滞PI无实现对正指令的无静差跟踪因的稳态不容要压流的双环避免单环在抵抗负载动面的点同时具优异的动静态特性是高性能的是自身的不就是流内环的要具宽的带宽这就得对提很高的要DSP的速往往因用极456除的外现在糊神经网络在置中得广泛的应用这两不需依赖对象的学型能的范畴同时是基的能充分发挥的优越性13逆变控制器发展概况3纵的发化化是的个重要的发是经分的用DSP/MCU的过的着”术的发对的实现提越越高的要不在单的实现特功能已成个FL杂FL杂的是个思想算化实际的过同个算用不同的实现这运算的果能是的其运算速性很差7我用不同的实现实时算的FL杂下1专用DSP/MCU成算所需的2用高密FPGA或基FPGA的ASIC3专用的集成ASIC4利用现成的的IP专专的高速ASIC运算FPGA中NIOS/DSP用是I的的运算的步过成的指令载中然在下时的拍逐取指令分析指令行指令中的内“线运算“是用的是专类的用因的用性不能个特的算列专用的运算且其内“的线宽不能能过能实现这个特的算因其运算速受当的发越越样化FL杂化在时间要非的高速用无在的时间内成要的运算现的DSP/MCU的越发显性列FPGA的现这个问题新的作开发FPGACURRENCY1实现次FPGA的集成非FPGA则个则或个FPGA就实现非FL杂的集成分成的的FPGA则我专用硬算单专用发单信号集单集成单之成个的应用在化中化实现专用高速算具高的性4的相用硬连线实现其算快运算速实现真正的行算提高抗性能在集成速功能面应用需要同时助硬述CURRENCY1VHDL或VERILOGHDL对进行“的级体的用个次的硬述自下功能述开的格能对个次的述进行仿真CURRENCY1进行试成功要量FPGA的ASICFIFL成本正因年单实现”术的研究越越受注这专用ASIC的已成发的新之进步动的发的带新的14专用集成电路ASIC发展及分类当会是化会集成的应用非广泛集成自1959年在CURRENCY1得”人的速发集成个体集成在集成体集成的发经ICSSI中ICMSIICLSIICVLSI特ICULSI位集成GSI的不同段其12年集成的工发018015已开进013009”术经成开发具的在个键”术互连”术互连在018013”术中用同时集成的性能高集成高速FL功速提高4MCPU过3GHZ8集成的发进EDA的发先进的EDA已的自下的自下的ASIC专用集成是专应用或专用需要的LSI或VLSI具体重量功FL高靠性高密性优点ASIC的已不在导体独师在实就的ASIC且实际应用之中这得PLD的现现列FPGA就是应用“广泛的PLD之ASIC的分类11所9ASIC是ASIC的个重要分分两类5ASICASICASIC列标准单PLD线性列标准单单FL密PLDPROMEPROMEEPROMPLAPALGALFL杂高密PLDEPLDFPGACPLD11ASIC的分类1ASICASIC的是特功能专的人员体的位置互线开达面利用高速快功FL的“优化性能ASIC不仅要具的导体工”术知要具的经的用高周期用量的ASIC2ASICASIC是型是在作好用性的单的成硬用仅仅需要功能功能之间的连接这灵性高周期提高成ASIC包列标准单是ASIC的个重要分是作用性的用过对实现所需要的功能其中的FPGA现列其配置外的EPROM或算人员载过在现功能实现所的现的成本FL用灵周期且高靠性FI正因得FPGA作ASIC的载体得应用发非速15本文选题意义及主要研究内容151课题来源目的的化MCU/DSP实现离散的运算及6这主的依赖的性能的运算会用的CPU时间其无进行时其性能的发挥现算FL杂进行运算是行很算的实时性高速性用MCU会增成本FL杂FIFL其靠性FPGA的现这个问题新的FPGA现列是硬是在ASIC的基础发的是集成FL杂“高的ASICIASIC不灵的点其他中集成相其优点主要在很强的灵性其内“的具体功能需要配置对的很信号的ALTERA的FLEX列CYCLONE列是FPGA的表运算具FL杂算的单信号单的选用FPGA实现“新开发的IPCOREIPFPGA中DSP”术的应用提范这得FPGA成级的重要选择之FPGA的述优点其应用在化中化实现高速算具高的性的相用硬连线实现其算快运算速实现真正的行算提高抗性能FPGA内“需要配置成相环ROMRAMFIFO外围真正实现的专用152意义纵的发化化是的个重要中强的同时在得的容问题用FPGA作其实现硬化CURRENCY1增强的抗能基FPGA实现的高速硬算专用的功能“独MCU运行不用MCU/CPU时间的FPGA广的ALTERA的NIOS列的进步集成提极的FPGA我专用硬算单专用发单信号集单集成单之成个的专用这ASIC的进步动的发的带新的7153本文的主要研究内容本文利用个成熟的单相压型PWM型围绕专用ASIC的实现”术主要进行下工作1建单相压型PWM连续时间离散时间的学型及基极点配置的单相压型PWM流内环压外环双闭环的过同时给仿真果仿真表明具很好的动静态性能且具自动流功能提高的靠性2分析FPGA的特征在给本应用标的基础FPGA标的选择原则的”术格成选型及相的开发环境工具的选取阐述FL杂FPGA的学详细介绍基FPGA的ASIC流“概要介绍仅用QUARTUSII的开发流及MODELSIMSYNPLIFYPROQUARTUSII用的开发流3依次对单相压型PWM专用ASIC的功能划分硬算算选择的硬实现及优化流水线操作行化运行稳性问题进行具体的研究进步实现专用奠基础具体分下面1研究开发个高移植性的硬算/单包基DDS的标准正发压流双环算单硬PI算单SPWM发流/流研究的硬算成化面成专用的硬算/单的面这硬算/单进步优化成IP移植流拖动的用FPGA类专用成能拓宽FPGA的应用2成新颖的相环分析相环的型在基础应用的用分相中的环用相位实现DCO功能的高相环DPLL用FPGA予实现成仿真硬仿真果表明相环的正性3分析流水线操作优化问题针对中算呈且之间流其行流的8FL杂不利接用流水线”术进行的特点提新的分级流水线”术先作化成个单的对个单分进行流水线优化“原成原经过得原的流水线利用这流水线优化”术成“分单的优化在QUARTUS40开发环境时分析对测试表明在不FPGA功能的提下运行时提高倍分级流水线优化”术的性对其他基FPGA的FL杂实现具的鉴4初步研究运行稳性问题指中的FI现象分析给用的指在算时流水线操作进行分析中FL受之的异步问题及稳态的给就遗的问题指能的92逆变电源模型分析本文利用个成熟的单相压型PWM型围绕专用ASIC的实现”术进行初步研究文1对单相压型PWM型进行详尽的分析现介绍下21SPWM半桥逆变电源模型分析211单相PWM逆变器的学模型UD/2UD/2T1T2RLCI1I0AU0U1负载UD/2UD/2T1T2T3T4RLCI1I0BAU1U0负载AB21单相主单相主21中其中21A是21B假功开是想中感L容C成FLR感L的阻应开导压FI线阻中阻尼因素的综阻UD流母线压U1输压U0输压I1流过感的流I0表负载流看作是的个外“动输量这样的好是既符负载样的实际情”建个单且不依赖具体负载类型的学型212间模型的特点选择不同的态量导态空间型对单相这样个双输单输的这里选择容压U0感流I1作态量得态空间表达下0110100110110ICULIULRLCIU21101001IUY22记作01WIBUAXX23CXY24其中TIUX10LRLCA110LB1001CW01C用,BASS分表相应臂的开函1IS表相应臂导下断0IS表相应臂下导断对输是2DU或2DU幅值的脉冲压故1221ADHSUU25的U1取值能UD或UD121ADBADSUSSUU26主中功开工作“开”“”两态本质是个非线性开在个开周期中的开或断期间是连续的且中其“分终工作在连续这个态因是分段线性线性两“分成的这问题用经典论的分段线性化往往会过繁杂或不现实在工中用态空间态空间相对单且在实际的开型的问题快捷因得广泛应用态空间是基输截止远开的情”下在个开周期内用断续量的值其瞬时值得线性化的态空间型在基础CURRENCY1用经典论进行讨论PWM的截止主要输LC的截止LC的截止的相对开FL因态空间型作PWM的FLPWM11不同开态下其态矩是相同的矩所需对不连续的非线性输量1U获得的态空间型当SPWM的调MTRIRMUU不过1时输脉宽正调参成正22所得开函的值22SPWM过10/SINSIN10122AONOFRMTRIRMTRITRITRISTTTSUTUUTUUU1SIN21TM27则输压似表TMEUSIN128其中,2时时DDUUE28210110100110110ICULIULRLCIU29中TMEUSIN1则2922成单相PWM的态空间型单相PWM12无论用是单极性是双极性调用这型表看假流输压的幅值恒功开是想的的基LC的截止开相FL时则化成个增恒的放得的线性化型态空间型导双输同时作用时的S输响应及23下1102210SIRCSLCSRLSRCSLCSSUSU011SISGSUSGD210U11/L1/SI1R/L1/SCU0I023单相主态空间型中知道U0I1化时受个动量I0的响I1U1化时受U0的响对I1CURRENCY1个动量就是U0213间模型对离散选择的样非重要跟输的能极CURRENCY1依赖样样越高离散的性能越接连续成本就越高因样的选择在性能要成本之间折衷已的研究表明样需不输信号中“高分量的810倍若是欠阻尼则在输的个衰减周期中样810次若是过阻尼则在暂态响应的升时间范围内样810次就是样选闭环响应特性中带宽的810倍两化接果样周期基连续的离散化得化这是似且不能实现特的策略接就是对样持的对象离散化型进行接在持稳的同时得宽的带宽这个优点在环或样周期时得显著所“好取接化13实际中样持过用零持ZOH在离散是周期样样周期T同时用零持的下连续时间态2922进行下离散化10211KIHKUHKXKX211KCXKY212其中TKIKUKX100KUKYTELRTETELTECTELRTEEDTLRDDTLRDTLRDDTLRDDTLRDDTLRATSIN2COSSIN1SIN1SIN2COS22222222211211213TELTLRTEDTBEHDTLRDDDDTLRATTSIN11SIN2COS22012111HH2141SIN2COSSIN11SIN2COS2222202TELRTETECTELRTERDTWEHDTLRDDTLRDTLRDDTLRDDTLRATT2212HH215LCN1自然142241LRLCD阻尼知H11H22111H2121H12RH2212R11112211212成离散态空间型型画离散化的24U1KH21I1K1I0KH22112Z111ZH12H11122Z121ZU0K124离散化的214与模型的容看离散化态空间型中U0K1不仅受I0K的动受U1K的响对I1K1CURRENCY1除U0K外I0K是个动因素两个态量U0K1I1K1两个动量相对连续态空间型离散化过动作用个成2个内“量之间耦增所用时需对离散化带的量之间相互响予否则能成导性能下FI的个因素22单相逆变器的控制221电电内电的控制器设计15的双环分两类类是容流内环量的容流内环压外环类是感流内环量的感流内环压外环果在容流内环压外环中增流幅环能容流负载流感流不受其因不能过流实对的负载或其原因导的输端过载流流经感且对的过流能过输感的流能因对的双环选择感流内环压外环单相感流内环压外环25所压给信号输压反馈信号得压误差经过压调GV感流给信号UIR,UIR感流反馈信号得的流误差信号经过流调GI成量U1对实在这个双环中流内环用PI调流调GI的环用增的阻尼个工作稳且很强的鲁棒性流调的分环用流环稳态误差压外环用PI调压调的作用是得输压瞬时跟踪给值这流内环压外环双环的动态响应速分快且静态误差很值得注的是负载流I0作的外“动信号在感流内环环之外因感流内环对负载动的抑作用不容流这在面已论述因25所的感流内环压外环不具很好的抑负载动性能在负载或非线性之类恶劣负载情”下性能折扣善抗负载动性能感流内环感流瞬时反馈负载动馈补偿相的得26所的进的感流内环压外环假压流调分SKKSGIPV11216GVUIRPIPI1/CR/LU11/SURGI1/L1/SUOIOI125感流内环压外环16SKKSGIPI2221742得110SKKSUSUSUIPRIR21822101SKKSISISUSUIPIR219101SIRSLSUSU220001SCSUSISI221218219220219得感流内环压外环的递函11211221222132422110SULCKKSLCKKKKSLCCKKKSLCCKRCSKSKKSKLCSURIIIPIPIPPPIPIP11021122122213242SILCKKSLCKKKKSLCCKKKSLCCKRCSRSLSLCIIIPIPIPPP222221知双环的闭环特征LCKKSLCKKKKSLCCKKKSLCCKRCSSDIIIPIPIPPP21122122213241223假双环的希闭环主导极点22,11RRRRJS希的GVUIRPIPI1/CR/LU11/SURGI1/L1/SUOIOI126带负载馈的感流内环压外环17闭环非主导极点分S3MRRS4NRR则双环的希特征222RRRRRRRRNSMSSSSD224223224RCAKP3222512221ACKKKIPP22611221AKKKKIPIP227021AKKII228其中RRNMLCA23222221RRMNNMLCA3212RRRMNNMLCA420RRLCMNA225228012222122232OPIPIIAKKKAKACK229229表K2I3个个实两个FL实是K2I的假实仍用K2I表则PIPKCKAK22211230IIKAK201231知225228230231基极点配置的双环参双环的参需两个调之间的响应速带宽的相互响协调步FL杂需要反FL试凑用极点配置化过同时能高性能指标要这具明显的优越性222电电内电控制逆变器分析文1详细分析感流内环压外环性能指感流内环压外环不仅响应特性且仿真果反映其优越的动静态特性的双环果能对感流进行幅值那么在的输端负载或其原因的过流就不会成的损坏感流幅功能在感流内环压外环中很容实现需要在内环给18值个幅环文1“给带流功能的双环27所23本结本首先引述单相PWM的连续离散时间学型指连续离散时间型的差异介绍单相感流内环压外环的双环基极点配置的这的明显单且动态响应快速稳静态高同时指双环具自流功能对在过流故障情”下提压流双环尽单环FL杂性能指标要极高的27带流的双环GVUIRPIPI1/CSR/LU1URGI1/L1/SUOIOI1193基于FPGA的专用控制芯片设计技术31FPGA器及311选用FPGA设计半制ASIC的主要FPGAFIELDPROGRAMMABLEGATESARRAY现列是在PALGAL的基础之发起的新型当导体工水已经达时发GHZFPGA的过百级同往的PALGAL相FPGA的时应用主要应用下个面101专用集成ASICFPGA是实现的个的途径其专用集成ASIC的实现2RANDOMLOGIC用PLA列实现虽然PLAFPGA速要快是果对的速要不是很高或不是很键这样的用FPGA是实现是FPGA实现的要用PLA能实现因用FPGA的好是提高的靠性架紧凑3抛“很成的功能能在FPGA中实现省板的面提高靠性4原型FPGA能是进行原型“想的载体实现成本FL开发周期好得FPGA能取的原型原型的“初架实现过FPGA且着项进行的逐渐在原型的任何是非容且快速5基FPGA的算引擎过重新配置在板的FPGA实现新的算这算很插FPGA的板成FPGA之间是过线连的基本的思想是或过的用高级的综”术或人工成化成硬实现然这硬下载FPGA中这样会带两个好不在20的不避免的取指令时间因FPGA接实现指令的运行速提高100倍FPGA本身就是具行的能这样能提高的运行速6重配置的硬用FPGA成的的具体功能在用过中这是FPGA吸引人的原因之在远CURRENCY1的算个错误能需果该FPGA实现那么这就很容实现当然这样的FPGA是的对FPGA实现专用集成相ASIC的”术“分相同是基FPGA的ASIC具ASIC所无的灵性快速性11的ASIC研分步封“终测试果在交付工作膜任何动或在终测时发现陷那么就重新作新的膜然重FL终测步因素导果研的ASIC量那么其格非昂贵同时在过已经开的任何或错误是个灾现列FPGA的现弥补ASIC的不利用FPGA的在线重性配置算能能在不进行流的情”下就成对原型的FPGA是膜列化“终成的在的表现相差不因对ASIC用FPGA在实现型化集成化高靠性的同时减FIFIFL成本周期就实现正的成能避免昂贵的重新过FPGA的时应用百用IC已经成专用集成ASIC的重要载体这是本课题选用FPGAASIC的“主要原因312FPGA的分类”术I分下类1反型FPGA线用反进行次性配置当下仍然持配置不需要外“配置是工问题很百配置时间达分量ASIC212FLASHFPGA配置次不挥发在内成现升级是格贵3SRAMFPGA是当“主流的”术无次配置利用内的配置需要辅助313FPGA的内结FPGA是的输/输IOBINPUT/OUTPUTBLOCKCLBCONFIGURABLELOGICBLOCK连线PLAPROGRAMMABLEINTERCONNECTARRAY单成931所31FPGA内“IOB位内“周在内“列外“封引之间提个接主要发单成CLB成FPGA的列能成用指的功能个CLB主要个个发若内“间的相互连接在之间递信FPGA的功能的配置配置过内连线相应的开连接起实现的功能工作时这配置放在内的SRAM或用SRAM的FPGA在工作需要外“载配置配置在外的EPROM或其体人载过在现的功能所现32FPGA器的选321FPGA器的选的主要22的FPGA类非主要的XILINXALTERAACTEL对的相的分析参需要实现的功能要用的FPGA的个主要指标1不FL100000内“RAM不22KBYTES2标准50MHZ用单个功能时5MHZ3具的I/O能连接个外“A/DRAM线ISAPCI4单格FL不过300005配的开发容获得用322器的选在FPGA个主要的中XILINXALTERAACTELALTERA的PLD包CPLDFPGA人ALTERA所的看成CPLD这主要是的互连分的其的内“连线用连续互连利用同样的线实现单之间的连接这的优点是其时测果单互连看这样的CPLDALTERA的FLEXAPEXACEXCYCLONE同时具FPGA的典型特点细分的量的因FPGA这样ALTERA集FPGACPLD两之优点个面的应用需所ALTERA的特点看选用ALTERA的FPGA成中的是的323器的选本文321的选择标准ALTERA的FLEX10K单CYCLONE列ASIC实现的成选FLEX10K12是工业个列用重的COMSSRAM工连续的快速道互独特的列相同时的优点成列的功能其具高密FL成本FL功特点所颖成当ALTERAPLD中应用“好的列用其进行单功能是用的ALTERA的CYCLONE列13FPGA基15V013MMSRAM工“20060个单288KBITSRAM该列除提相环PHASELOCKEDLOOPPLL对外“时输信号进行倍分时的需外23专的双倍DOUBLEDATARATEDDR接DDR同步动态SDRAMSYNCHRONOUSDYNAMICRANDOMACCESSMERMORYFCRAMFASTCYCLERAM接的需要外CYCLONE列持IO标准接标准的需要在配置面ALTERACYCLONE列提FL成本的行配置EPCSIEPCS4下面对CYCLONE列FPGA的主要进行要的明1列LABCYCLONEFPGA的个列LOGICARRAYBLOCKLAB包含10个基本单LELAB信号1个“互连道表LUT级连连接线同个LAB内的LE过“互连道递信号表级连连接实现LAB内“LE之间的快速连接级连连接则成LE之间的连接QUARTUSII的自动用“互连表级连级连相放在同个或相LAB中实现提高的性能的利用CYCLONEFPGA的LAB用专的内“的LE提信号这信号包时时能异步清除同步清除异步置位/载同步载及/减信号其中过用减ADDNSUB信号单个LE实现1位的减这特点得在实现DSP相符号函时能LE提高性能2互连CYCLONE中单LEM4K及I/O引之间过道进行互连这道互连MULTITRACKINTERCONNECT基DIRECTDRIVE工该工是性线”术放在任何CURRENCY1能用相同的线CYCLONE中专用的行互连道主要包下面两线相列LAB之间的接DIRECTLINKINTERCONNECT连接越4个LAB的行互连道R4INTERCONNECTLABM4K用接连接动的LAB或M4K这样不需要相用行互连R4INTERCONNECT实现之间的快速信R4INTERCONNECT越4个LAB或两个LAB个M4K用实现LAB之间的快行连接R4INTERCONNECT动的R4INTERCONNECTLAB动的范围外R4INTERCONNECT行互连道动C4INTERCONNECT列互连道CYCLONE的列互连道行互连类似这里不作介绍述CYCLONE互连的特点单之间过径实现24快速信且行互连道列互连道越的离这越的线的性能测能实现对时间的准且利中对FI的抑3EMBEDDEDMEMORY用的CYCLONEEP1C6提20个M4KRAMBITS量达9216K这WK配置RAMROM及FIFO持独时输/输时/写时这里不作介绍外M4K个提1位位的性4时网络相环PLLCYCLONE的时网络中所提快速的时线道外“引输的信号时能异步/同步用该线外内“的时信号清除信号能信号或其的信号能动时网络对中的时清除能信号QUARTUSII自动用时网络线键信号则过综的选项LOGICOPTION用时网络减线提高的性能靠性CYCLONE的时网络相环时提的除外“输的时50MHZ外中需要个的时信号A/D样时2MHZ相所用时5MHZCYCLONE内“的个PLL3个时输端CYCLONE外的其提时信号述3个时输时的倍或分置相对输时INCLK0的相位偏移调输时的空极的减时的FL杂性CYCLONE内的相环PLL时的带极的灵性综ALTERA的FLEX10KCYCLONE列成我“用的其中FLEX10K主要用单功能的CYCLONE则用个实现33发331QUARTUSIIQUARTUSII14是ALTERA的开发是个高集成的高环境包含中所的输综优化时分析仿真及功能QUARTUSII用且对ALTERA列的配置性能“优异持的非广泛包APEX20KAPEX20KCARMBASEDEXCALIBURCYCLONEFLEXMERCURYMIPSBASEDEXCALIBUR用25POWERFIT配”术LOGICLOCK增强”术提高持百级的QUARTUSIIEDIF网表文VHDL网表文VERILOGHDL网表文其他EDA工具提的接在QUARTUSII集成环境中自动运行其他EDA工具对工具提好的持新增SIGNALTAPII分析能获显单SOPC中实时信号的态过下载CURRENCY1在算中FPGA内“点信号得开发在个过中级的速硬的交互作用332SYNPLIFYPROSYNPLIFYPRO1516是SYNPLICITY所“FPGA综工具其独的特性极快的运算速成业的“流行的是“强的综工具且调试优化功能用SYNPLIFYPRO提高FPGA的性能开发的时间果对项进步的要个的不同本SYNPLIFYPRO提这样的功能SYNPLIFYPRO下优点1BEST算对进行体优化的工具相在极的时间内对个优化2SCOPE对次的能综过3自动对键径时优化提高性能达254持VERILOGHDLVHDL及CURRENCY1的5充分持VERILOGHDLVHDL的“新标准6自动对ROM流水线达快的性能7自动选择态的“优达“快的性能能快速调试看中的所的态8集成工具的接流行的仿真工具输工具之间实现互相标9在时原之间对键径交互标10创建FI针任何信号连的引测试不11CURRENCY1FL感快速CURRENCY1写HDL自动对VERILOGHDLVHDL进行12自动RAM减工化RAM的正情”下QUARTUSIISYNPLIFYPRO过ALTERA的NATIVELINK实现无接333MODELSIM26MENTORGRAPHICS的MODELSIM1718是业好的仿真工具其仿真功能强且化面好且具信号进流在FPGA的流中仿真包含在过的环中的正性MODELSIM不仅成的功能R