计算机结构原理模拟题一

1、计算机结构原理模拟题一 模 拟 题 一 一、 选择题（共20分） 1、（绪论）冯若依曼工作方式的基本特点_。 a、多指令流单数据流 b、按地址访问并顺序执行指令 c、堆栈操作 d、存储器按内容选择地址 2、（绪论）计算机中运算器的主要功能是_。 a、控制计算机运行 b、算术运算和逻辑运算 c、分析指令并执行 d、处理计算机中断请求 3、（外围设备）流水线机器对于全局性相关的处理不包括 。 a. 猜测法 b. 设置相关专用通路 c. 提前形成条件码 d. 加快短循环程序的执行 4、（存储器）pc中既使用rom，也使用sram和dram。下面关于rom、sram、dram的叙述中，错误的是_ a、

2、 pc中cmos ram中的信息，在pc关机后一般不会丢失 b、 rom芯片掉电后，存放在芯片中的内容不会丢失 c、 由于sram的速度比dram快，因此，在pc中，sram主要用作高速缓冲存储器（cache） 而内存条则是由dram构成 d、 dram的基本存储电路单元是单管动态存储电路，sram的基本存储电路是4管静态存 储电路 5、（外围设备）下面是关于计算机辅助存储器的一些叙述，其中不正确的是_ a、辅助存储器具有比主存储器大得多的存储容量 b、cpu可以对磁盘存储器中的数据直接进行读写操作 c、硬盘容量很大，存取速度相对较快，是目前计算机系统中最主要的外存储器 d、辅助存储器主要由磁

3、表面存储器和光盘存储器等组成 6、（指令系统）计算机中优化使用的操作码编码是 。 a. ascii码 b. 哈夫曼编码 c. bcd码 d. 扩展操作码 7、（cpu）在组合逻辑控制器中，微操作控制信号主要与_信号有关。 a、指令操作码和地址码 b、指令译码信号和时钟、条件码 c、操作码和条件码 d、状态信号和条件 8、（指令系统）以下四种类型指令中，执行时间最长的是。 a、rr型 b、rs型 c、ss型 d、程序控制指令 9、（运算器）串行运算器是一种最简单的运算器，其运算规则是：按时间先后次序_。 a、由低位到高位逐位运算 b、由高位到低位逐位运算 c、由低位到高位先行进位运算 d、由高位

4、到低位先行借位运算 10、（cpu）存放微程序的控制存储器可采用_构成。 a、内存条 b、cache c、rom d、ram 二、 填空题（共20分） 1、（2分）设字长n8，机器码为定点整数2x补80h，所对应的十进制真值x_。80h会换 x/2补80h 已知x补1.1101，y补1.0110，2x补1/2y补_1.0101 2、（4分）（cpu）某双总线模型机如图1所示，双总线分别为b1和b2；图中连线和方向标明数据的通路和流向，并注有相应的控制信号（微命令）；a、b、c、d为四个通用寄存器，执行过程中通用寄存器的值可以改变；x为暂存器；m为多路选择器，用于选择进入暂存器x的数据，存储器为

5、双端口，分别面向总线b1和b2。写出指令and（a），n的执行流程中微命令。源操作数为指令提供的立即数n，目的操作数为寄存器间接寻址。_ b1b1pcpc1译码opb1irb2nb2nirmx全“1”xb1xb1xb1pcab1addaluorandab1bb1bb1cb1cb1db1db1aab2ab2bb2bb2cb2cb2db2db2b1ar1ar1b1dr1b1dr1dr11bwr1mmwr2rd1rd2car2dr2db2ar2b2dr2b2dr2图3 某双总线模型机结构 注明：(1)画出该模型机的取指周期流程。 (2)写出指令add（a），（b）的执行流程中微命令，该指令完成（a）

6、（b）（a）。源和目的操作数均为寄存器间接寻址，即寄存器中存放操作数地址。 (3)写出指令sub n， a执行流程中微命令，该指令完成（n）（a）n，源操作数部分为寄存器寻址，目的操作数为指令提供的内存直接地址。 (4)写出指令jmp label的执行过程中微命令，该指令完成（pc）npc，其中n为指令提供的位移量。 (5)写出指令dec c的执行流程。 （6）写出指令neg （bn）的执行流程。该指令完成求反数。操作数为基址寻址。b寄存器提供基址，指令中提供位移量，通用寄存器a信息可以改变。 都可能考到，可能是以填空题出或大题出。 注明：某机的数据通路如图5-22所示，并假设数据x和y（数据

7、用补码表示）已分别存放在寄存器r1和r2中，rt为暂存寄存器。请写出完成下列功能的微操作序列（指出每一步的微操作所需要的微操作控制信号）： （1） 求xy，结果放在r1中。 （2）求x2y，结果放在r1中，并且r2内容不变。 注：c0为加法器最低进位输入； cprt，cpr1，cpr2分别为寄存器rt、r1和r2接收数据的时钟脉冲； 其他控制信号为选择器选择控制信号； 不考虑溢出问题。 sc0addart?a加法器brt?br1?ar2?a选择器a选择器br1?br2?bcprtrtcpr1r1r2cpr2图5-22 某模型机数据通路 注明：某模型机数据通路如图5-23所示。 通路中包括输入选

8、择器a、b、alu，输出移位器，单总线和寄存器组。其中有通用寄存器r0r3、程序计数器pc、堆栈指针sp、暂存器c和d、地址寄存器mar、数据缓冲寄存器mdr、指令寄存器ir。模型机堆栈采用向下生成方式（入栈使栈顶地址减小，出栈使栈顶地址增大）。 现将栈顶单元存放的数据s1和r0所指示的单元存放的数据s2相加，运算结果送回堆栈保存。运算结束后，r0原来所指示的单元内容不变（仍为s2），r0则指向下一个单元（地址递减）。请写出完成上述操作的微命令序列。 ab左移移位器右移半字交换r1r2r3addsubalu1cdar0cpcr3dspbr0cmdrr3dr0地址高端s2spmdrirsppc+

9、1栈底s1栈顶直通r0mardb地址低端s全“0”?b全“1”?b图5-23 模型机数据通路图 解：pcmarab，read，pc+1pc， dbmdrir，指令译码，spmarab， read，dbmdrd，r0mar，read， dbmdr，da，mdrb，add，直通， mdr，spmar，write，r0a， 全“1”b，add，直通，r0 注明：在单总线结构cpu中，结构见图5-17，下面指令的执行过程。 （1）mov r1 ，r2 ；（r2） r1 （2）mov r1 ，（r2） ；（r2） r1 （3）mov mem1 ， mem2 ；（mem2）mem1 （4）mov mem1

10、 ， （mem2） ；（mem2）mem1 （5）add r1 ， （mem） ；（r1） （mem） r1 （6）store （mem） ， r1 ；（r1）（mem） 控制信号指令译码/控制器irpcabusmar存储器dbusmdrryabaluzsr图5-17 单总线cpu结构总 线rn-1 解：（1）mov r1 ，r2 pcmar abus ， pc1pc ，dbusmdrir，指令译码 ， r2r1 （2）mov r1 ，（r2）；（r2） r1 pcmarabus ， pc1pc ，dbusmdrir，指令译码， r2marabus ，read ，dbusmdrr1 (3)mo

11、v mem1 , mem2 ；（mem2）mem1 pcmarabus ， pc1pc ，dbusmdrir，指令译码， ir（mem2）marabus ， read ， dbusmdr ， ir（mem1）marabus ， write (4)mov mem1 ， （mem2） ；（mem2）mem1 pcmarabus ， pc1pc ， dbusmdrir，指令译码， ir（mem2）marabus ， read ， dbusmdr, mdrmarabus ， read ，dbusmdrdbus， ir（mem1）marabus ,write （5）add r1 ， （mem）；（r1） （mem） r1 pcmarabus ， pc1pc ，dbusmdrir，指令译码， ir（mem）marabus ， read ， dbusmdr ， mdrmarabus ，read ， dbusmdr ， mdry ，r1 yz ， zr1 （6）store （mem） ， r1 ；（r1）（