实验8逻辑模拟和数模混合模拟_第1页
实验8逻辑模拟和数模混合模拟_第2页
实验8逻辑模拟和数模混合模拟_第3页
实验8逻辑模拟和数模混合模拟_第4页
实验8逻辑模拟和数模混合模拟_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、.实验报告实验中心电子信息技术实验教学中心专业年级2015级电子信息科学与技术实验课程电子电路CAD姓 名实验名称实验8 逻辑模拟和数模混合模拟学 号提交日期2018.5.7成 绩一、实验目的1、使学生理解逻辑模拟的涵义；2、使学生掌握逻辑模拟激励信号的设置方法； 3、掌握逻辑模拟和数模混合模拟的方法。 二、实验内容1、如图1所示电路为1位数值比较器，绘制电路。自己设定输入信号A 、B，仿真出F1、F2、F3的波形，并分析输入信号与输出信号的关系。图1数值比较器图2参数设置图3时钟信号参数设置图4输入波形和输出波形2、输入信号与输出信号的关系； ； ABF1F2F300101010111011

2、011101图5真值表图5移位寄存器图6参数设置图7时钟信号参数设置输入信号：D，CLK的频率分别为16Khz、6Khz图8电路输入输出波形由图8仿真结果分析：有清除功能，并行输出寄存器。CLK移位时钟脉冲。电路的输入输出波形，当清零信号CLR为低电平时，无论CLK处于何种状态电路输出都为0。CLK上升沿到来时，将D的值赋给Q1,Q0。三、实验总结经过本次的实验，了解了逻辑模拟电路的分析，时钟信号参数设置，仿真类型为瞬态分析。从频率角度设置时钟信号波形Frequency(频率)Duty cycle（占空比）。运行时间也要设置好，由频率得出。看时钟信号波形，写出真值表，了解这是什么功能。对于CLR将带有笔形的光标在波形中添加上升或下降沿的时间处点一下，就会出现电平的变化。遇到的问题是对于波形不太会分析，最后查资料得出结论，比较器，移位寄存器有清除功能，并行输出寄存器。CLK移位时钟脉冲。电路的输入输出波形，当清零信号CLR为低电平时，无论CLK

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论