第三章 组合逻辑电路 数字电子技术基础 教学课件.ppt

1、相关知识回顾：,逻辑运算,逻辑门,与 或 非 异或 同或,非门 与门 或门 与非门 或非门 异或门 同或门,本章任务：,1.组合逻辑电路的分析与设计 2.常用组合逻辑模块的使用,由逻辑 门组成,第一节 组合电路的分析和设计,第二节 组合逻辑电路中的竞争与冒险,第三节 超高速集成电路硬件描述语言VHDL,第四节 组合逻辑电路模块及其应用,小结,本章的教学目标,1. 掌握组合电路的分析与设计； 2. 了解通用逻辑模块的设计原理和内部逻辑结构； 3. 掌握通用逻辑模块及其应用； 4. 理解组合逻辑电路的竞争与冒险。,本 讲 教 学 内 容,组合电路概述,组合电路的分析,组合电路的设计,组合电路的竞争

2、与冒险,本讲的教学目标,1. 理解组合电路的基本概念 2. 掌握组合电路的分析和设计 3. 理解组合逻辑电路的竞争与冒险,第一节 组合电路的分析和设计,组合电路的分析,组合电路的设计,组合电路概述, 组合电路概念,输入：,逻辑关系：Fi = fi (X1、X2、Xn) i = (1、2、m), 组合电路的特点 电路由逻辑门构成，不含记忆元件 输出与输入间无反馈延迟回路 输出与电路原来状态无关,输出：,X1、X2、Xn,F1、F2、Fm,组合电路某一时刻的输出仅与该时刻的输入有关，而与电路前一时刻的状态无关。,第一节 组合电路的分析和设计,一、组 合 电 路 概 述, 任务：分析已知逻辑电路功能

3、,写 输 出 函 数 式,简 化 函 数 式,真 值 表,描 述 电 路 功 能,已 知 组 合 电 路,公式法,图形法,分析步骤,第一节 组合电路的分析和设计,二、组 合 电 路 的 分 析,例1：试分析图所示逻辑电路的功能。,解：（1）逻辑表达式,（2）列真值表,例1：试分析图所示逻辑电路的功能。,结论：电路为少数服从多数电路， 称表决电路。,（3）分析电路的逻辑功能,多数输入变量为1，输出F为1；,多数输入变量为0，输出 F为0,例2：试分析图示逻辑电路的功能。,（2）列真值表,解：（1）写 表达式,自然二进制码,格雷码,0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0

4、 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0,（2） 真值表,（1） 表达式,自然二进制码至格雷码的转换电路。,（3） 分析功能,B3B2B1B0,G3G2G1G0,0 0 0 0,0 0 0 0,注意：利用此式时对码位序号大于（n

5、-1）的位应按0处理，如本例码位的最大序号i = 3，故B4应为0，才能得到正确的结果。,推广到一般，将n位自然二进制码转换成n位格雷码 Gi = BiBi+1 （i = 0、1、2、 n-1）,自然二进制码至格雷码的转换,二、组 合 电 路 的 分 析,三、组 合 电 路 的 设 计, 任务：根据要求设计出实际逻辑电路,设计步骤,列真 值 表,简 化 函 数 式,画 逻 辑 图,设 计 要 求,公式法,图形法,第一节 组合电路的分析和设计,例：半加器的设计,解：（1）半加器真值表,（2）输出函数,（3）逻辑图,（4）逻辑符号,输入 输出 被加数A 加数B 和S 进位C,0 0,0 0,0 1

6、 1 0,1 0 1 0,1 1 0 1,CO,实现两个一位二进制数相加， 不考虑位的进位,将用“异或”门实现的半加器改为用“与非”门实现,函数表达式变换形式：,用“与非”门实现半加器逻辑图如图所示：,全加器是实现,例4：全加器的设计。,学生自己完成逻辑电路,全加器逻辑符号,全加器真值表,一位二进制数Ai,一位二进制数Bi,低位来的进位Ci,1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1,0 0 0 0 0,0 0 1 1 00 1 0 1 0,0 1 1 0 1,例5：试将8421BCD码转换成余3BCD码,输入 8421码 输出余3码 B3 B2 B1 B0

7、 E3 E2 E 1 E0,（2）画卡诺图,解：（1）列真值表,0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 0 2 0 0 1 0 0 1 0 1 3 0 0 1 1 0 1 1 0 4 0 1 0 0 0 1 1 1 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 0,10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 ,01,00,01,11,10,00,11,

8、10,B1B0,B3B2,1,1,1,1,1,（2）卡诺图,（3）表达式,（4）电路图,（3）表达式,当A=B=1时，F=1,第二节 组合电路中的竞争与冒险,一、竞争与冒险,竞争：,冒险：,在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后。,由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。,一、竞争与冒险,竞争与冒险的关系：,有竞争不一定产生冒险； 有冒险就一定有竞争。,第二节 组合电路中的竞争与冒险,二、竞争与冒险的判断,代数法,当函数表达式可以化成：,即含有互补变量，A变量变化可能引起冒险。,卡诺图法,如函数卡诺图上为简化作的圈相切

9、，且相切处又无其他圈包含，则可能有险象。,当A=B=1时，,第二节 组合电路中的竞争与冒险,三、冒险现象的消除,1. 利用冗余项,只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。,由此得函数表达式为：,第二节 组合电路中的竞争与冒险,. 吸收法,在输出端加小电容C可以消除毛刺。但是输出波形的前后沿将变坏, 在对波形要求较严格时，应再加整形电路。,三、冒险现象的消除,第二节 组合电路中的竞争与冒险,3. 取样法,电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛刺影响输出波形。,加取样脉冲原则：,“或”门及“或非”门 加负取样脉冲,“与”门及“与非”门加 正取样脉冲,

10、三、冒险现象的消除,第二节 组合电路中的竞争与冒险,利用冗余项：只能消除逻辑冒险，而不能消除功能冒险；适用范围有限,三种方法比较：,取样法：加取样脉冲对逻辑冒险及功能冒险都有效。目前大多数中规模集成模块都设有使能端，可以将取样信号作用于该端，待电路稳定后才使输出有效。,吸收法：加滤波电容使输出信号变坏，引起波形的上升、下降时间变长，不宜在中间级使用。实验调试阶段采用的应急措施；,三、冒险现象的消除,第二节 组合电路中的竞争与冒险,二、组 合 电 路 的 分 析, 任务：分析已知逻辑电路功能,写 输 出 函 数 式,简 化 函 数 式,真 值 表,描 述 电 路 功 能,已 知 组 合 电 路,公式法,图形法,分析步骤,第一节 组合电路的分析和设计,三、组 合 电 路 的 设 计, 任务：根据要求设计出实际逻辑电路,设计步骤,列真 值 表,简 化 函 数 式,画 逻 辑