数字电子技术基础试题

1、CP（每 空 3 分，共 15 分）I 逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。2将2004个“1”异或起来得到的结果是（0 ）。3由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。4. TTL器件输入脚悬空相当于输入（高）电平。5基本逻辑运算有：（与）、（或）和（非）运算。6.采用四位比较器对两个四位数比较时，先比较（最高）位。7触发器按动作特点可分为基本型、 （同步型）、（主从型）和边沿型；8 如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分

2、别是（TTL ）电路和（CMOS） 电路。10. 施密特触发器有（两个）个稳定状态，多谐振荡器有（0 ）个稳定状态。II 数字系统按组成方式可分为功能扩展电路、功能综合电路 两种；12 两二进制数相加时，不考虑低位的进位信号是（半）加器。13.不仅考虑两个本位_相加，而且还考虑来自 _低位进位_相加的运算电路，称为全加器。14时序逻辑电路的输岀不仅和 _该时刻输入变量的取值有关，而且还与_该时刻电路所处的状 态有关。15 计数器按CP脉冲的输入方式可分为同步计数器和异步计数器_。16触发器根据逻辑功能的不同，可分为 _RS触发器 、_T触发器 、_JK触发器_、_T触 发器_、_D触发器_等。

3、17. 根据不同需要，在集成计数器芯片的基础上，通过采用_反馈归零_、_预置数法_、_进位输 岀置最小数法等方法可以实现任意进制的技术器。18. 4. 一个JK触发器有2个稳态，它可存储1 位二进制数。19. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器 电路。20. 把JK触发器改成T触发器的方法是J=K=T。21. N个触发器组成的计数器最多可以组成2的n次方 进制的计数器。22 .基本RS触发器的约束条件是 RS=0 。23 对于JK触发器，若J K，则可完成 T触发器的逻辑功能；若 J K，则可完成_D触发器的逻辑功能。四画图题：（5分）1 试画出下列触发器的输出波形

4、（设触发器的初态为0）。（12 分）1.CPD QQ3.CPCP2.已知输入信号X，Y, Z的波形如图3所示，试画出F波形BC图3波形图五分析题（30分）1、分析如图所示组合 逻辑电路的功能。2 试分析如图3所示的组合逻辑电路。（15分）1）.写岀输岀逻辑表达式；2）.化为最简与或式;XYZ X YZ XYZ XY Z 的xlYZ J食3）.列出真值表；4）.说明逻辑功能。3.七、分析如下时序电路的逻辑功能，写岀电路的驱动方程、状态方程和输岀方程，画岀电路的 状态转换图。（2 0）2.试用JK触发器和门电路设计一个十三进制的计数器，并检查设计的电路能否自启动。（14分） 并.（其0输出波形说明

5、如图i05分所示的用555定时器构成的电路功能，求出 U T+、U T-和AU T，计叭CP4. 74161组成的电路如题37图所示，分析电路，并回答以下问题（1） 画 出 电 路 的 状 态 转 换 图 （QQQQ）TCPHiDCDlOPD2ID302HPQ3ETC阻rp741 Cl:P鬲IEEP匚rmX0XX A B C(2)最简与或式：Y1 AB AC BCY. ABC ABC ABC ABC(3) 真值表IIIi Ln | n .匸41I k:IIJ b !11 _L11LCP鼻Swlfl ,!111 A!111(4)Q3A B CY1Y20 0 0000 0 1100 1 0100

6、1 1011 0 0101 0 1011 1 0011 1 111五分析题20分)1.1、写岀表达式2、画岀真值表Y1 ABY2 BC Y3 CAY AB BC CAABCY0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11逻辑功能为：全加器。k 1)据逻辑图写岀电路的驱动方程:T3 Q0Q1 Q22)Q： 1Q3113)4)求岀状态方程：Qo Q0 Q1Q2 Q3写出输出方程：3、当输入A、B、C中有2个或3个为1时，输出Y为1,否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有 2票或3票同意，表决就通过2.( 1)逻辑表达式

7、ToT1 Q0 T2 Q0Q1n 1Q1Qo Q1Q0Q1Q0Q1Q2Q3C= Q0Q1Q2Q3n 1Q2Q0Q1Q2Q0Q1Q2列岀状态转换表或状态转换图或时序图:5)从以上看出，每经过16个时钟信号以后电路的状态循环变化一次；同时，每经过 16个时钟脉冲作用后输岀端 C输岀一个脉冲，所以，这是一个十六进制记数器，C端的输岀就是进位。CPQ3Q2 Q1Q0等效十进制数C00000001000110200102015111 115016 0 0 0 0001011QQQQ00000001001000110100101010011000011101100101(2)功能：11进制计数器。从为 1

8、0110000开始计数，当时，通过与非门异步清零，完成一个计数周期。六.设计题：1、画岀真值表2写岀表达式Qn3Qn2Qn1Qn0Qn+1 3Qn+1 2Qn+1 1c n+1 门Q 0000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000解：(1状态转换表:2.解：根AB题意B得状态转换图如下:Q3 Q2 Qi QtQQQ QYoo0000-一0001 001000110100一01011011101010011000 0000 0001001000110

9、100U1U1lio ionioiotool ,能够实现“线与”的 CMOST电路叫 结构主要包含三个部分逻辑器件的传输延时oF小项的性质有三条,输入有效；同步RS触发器在其中任意CP脉冲的CP脉冲的问计数器；按计数过二、选择题1电路如图所示,其中74LS161为异步清零同步预置四位二进制加法计数器,则电路实现的是:2七复习题填空题所示波形如图(1)(2)(3)十一进制加法计数器。十进制加法计数器。十六进制加法计数器。(4) 十二进制加法计数器。CF2、(1)3.(1)逻辑函数为ABC =111,ABC =111 ,ABC =000,Y(A,B,C) = AB + A CoABC =100,A

10、BC =110,ABC =010,使Y为1的变量取值组合ABC为(1iEP ET74)1ABC =110,ABC =001 ,ABC =100,ABC =011ABC =101ABC =101I ABC =111 ,24译码器电路如下图，则输出表达式为:ABC =110,ABC =011,ABC =001(Y3=B A , Y2=bA , Y1 = B A, Y0=BA4.已知Intel2114 是1K* 4位的RAM集成电路芯片,它有地址线 条。5 逻辑函数Y AB C的两种标准形式分别为 6 .由555定时器构成的三种电路中, 和_7. RAM的扩展可分为 、扩展两种；9.有一数码1001

11、0011,作为自然二进制数时,它相当于十进制数_条，数据线是脉冲的整形电路。,作为8421BCD码时,它相(2)(3)(4)y3=ba Y2= B a, y1=bA , y0=B AY3=BA Y2=bA , Y1= B A , y0=B AY3=bA , Y2=B A , Y1=B A , Y0=BA3、图1、2中电路由TTL门电路构成，图3由CM0S1电路构成，试分别写出F1、F2、F3的表4数据选择器的逻辑电路如图,为：（）（1） Z=D0，（2） Z=D15施密特触发器的符号如下图（达式。A1A0=10时，输出端 ZBzBs&F2G禺（3） Z=D2，（4） Z=D3a）所示，它的电压

12、传输特性为:在选通端S为高电平的情况下，当选择Vcc5V, Vt1.4V, ViLmax0.3V ,V|Hmin 2.0V , Vol maxVoh min2.4V ,求其高电平噪声容限（(A) 0.5V ,( B) 0.4V,( C 1.2V ,( D) 2.0V三、按要求做题2、试画出图3在CP脉冲作用下Q1,Q2,Y对应的电压波形。 （设触发器的初态为0,画6个完整的CP脉冲的波形）L10.4V ,列岀真值表，说明电路的逻辑功能。5、分析所示电路，写岀 Z1、Z2的逻辑表达式,21Z27、指岀图中各TTL门电路的输岀是什么状态（高电平、低电平、高阻）？F3Y2邛一 V EH真值表iota

13、9、用公式法将下列函数化为最简与或表达式。10、用卡诺图化简法将函数化为最简与或表达式。(2) Y (A, B, C, D) =E(m3,m5,m6,m7,mio)Y=AC+ABC+ACD+C Y= A(C D)+BCD+ACD+ABCD(1) Y=BC D+AB+AC D+ABC给定约束条件为 m+m+m+m+m=011、分析所示组合逻辑电路的功能(表达式、真值表及功能说明)EA13由同步十进制加法计数器 74LS160构成一数字系统如图所示，假设计数器的初态为0,测得组合逻辑电路的真值表如下所示：1).画岀74LS160的状态转换图；2).画岀整个数字系统的时序图；ABCZ；ri D n1

14、D ii L0ci i o00 1 111 0 001 0 101 1 111 L1cBAQO QI Q2 Q3C74LSJOOEFCPETRd DO DI D2 D3LD爼合燧辑电蹌3) .如果用同步四位二进制加法计数器74LS161代替74LS160,试画出其电路图(要求采用置数法)；4) .试用一片译码器74LS138辅助与非门实现该组合逻辑电路功能。14、电路如图所示，其中 RA=RB=100C=0.1卩f，试问：1) .在Uk为高电平期间，由555定时器构成的是什么电路，其输出 U0的频率f0=?2) .分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出 完整的状态转换图；3) .设Q3 Q2 Q1的初态为000，Uk所加正脉冲的宽度为 Tw=5/f0，脉冲过后Q3 Q2、Q1将 保持在哪个状态？15、集成4位二进制加法计数器 74161的连接图如图所示，LD是预置控制端；D0、D1、D2、D3是 预置数据输入端；Q3 Q2、Q1、Q0是触发器的输出端，Q0是最低位，Q3是最高位；LD为低电平时电路开始