计算机组成原理：4.3存储器系统结构

1、计算机组成原理 Slide 1,第4章 存储系统,4.1存储器概述 4.2 内存储器 主存储器与CPU的连接 （掌握） 4.3 存储系统层次结构（掌握） 4.4 高速缓冲存储器与存储保护（掌握） 4.5 外存储器（了解,4.3 计算机的存储系统结构,知识点 理解存储系统及其层次结构 了解高速缓冲存储器 了解虚拟存储系统 了解并行计算机访存模型 重点 掌握存储系统及其层次结构,4.3计算机面临的技术挑战,挑战之一：存储墙问题 存储器读写速度远远低于CPU处理速度，90ns：0.3ns,仅以年7%速度增长,以年60%速度增长,决定存储系统三个基本参数 容量、速度和价格,1） 容量(S) S = W

2、*L*M W 存储器字长 L 每个存储体的字数 M 存储体的个数,2） 速度(T) 存取时间（Ta）：从接收读/写命令到信息从存储器读出/写入所需的时间 存储周期（TM)：连续两次启动同一存储器所需的最小时间间隔 存储带宽 (Bm)：存储器连续访问时，可提供信息的传送速率， 即每秒传送的信息位数 Bm= w / TM,4.3 计算机的存储系统,3） 价格(C) 每位价格 C = 总价格 / 容量,三个参数之间的关系： 存储器的速度越快，每位的价格就越高 存储器的容量越大，存储器的速度就越慢,把速度、容量和价格不同的多个物理存储器组织成一个存储系统，这个存储系统的速度最快，存储容量最大，单位容量

3、的价格最便宜,4.3 计算机的存储系统,决定存储系统三个基本参数,主存性能指标一直是计算机的重要性能指标之一，它决定着计算机的整体性能 计算机系统期望主存：速度快、容量大、可靠性高、成本低 但从计算机技术发展看，存在两个现实： 主存速度总是落后于CPU 主存容量总是不满足软件需求 结论：单从存储技术本身提高主存速度和容量很难满足计算机系统的需求,4.3 计算机的存储系统,提高访存速度的措施 采用高速器件,提高主存数据传输率的并行主存系统 提高CPU访存速度的Cache主存层次 扩大用户编程逻辑空间的主存辅存层次即虚拟存储技术,4.3计算机的存储系统,从存储系统结构上采取有效措施 多体(模块)并

4、行交叉编址的主存储器 多层次存储系统,调整主存结构 提高存储器的速度，构建多端口存储器 提高主存储器的容量和存取速度 单体多字并行主存储器 多体交叉编址并行主存储器 主存的带宽 ：Bm = w/TM 其中：TM为存储周期；w是一次读写的位数，即存储总线可同时传输的数据位数；Bm表示单位时间通过存储总线的数据流量,4.3.1、并行主存系统,1、单体多字系统 方法：把m字w位的n个存储体构造成m字w n位的存储器， 共用一套MAR、MAD、MBR、时序和读写线路 存储器每个地址中存储着w*n位信息，单位时间里存储器提供的信息，同单体单字相比提高了n倍,4.3.1、并行主存系统,1、单体多字系统,增

5、加存储器的带宽,4.3.1、并行主存系统,n个容量相同的存储体，每个存储体都有自己的MAR、MAD、MBR、时序和读写线路，构成n个完全独立的存储器，在存储控制器的控制与协调下，实现重叠并行存取。称为多体交叉编址并行主存系统 两种交叉编址方式 多体高位交叉并行主存系统 多体低位交叉并行主存系统,2、 多体并行系统,4.3.1、并行主存系统,1) 高位交叉访问存储器 主要目的：扩大存储器容量 实现方法：用地址码的高位区分存储体号 参数计算方法 m：每个存储体的容量 n：总共的存储体个数 j：存储体的体内地址，j0,1,2,m-1 k：存储体的体号，k0,1,2,n-1 存储器地址A的计算公式为：

6、 Amkj 存储器的体内地址：AjA mod m 存储器的体号： Ak,4.3.1、并行主存系统,1) 高位交叉访问存储器,连续字在一个模块中；各个体并行工作,4.3.1、并行主存系统,存储地址的连续地址空间落在同一存储体内，容易发生访存冲突，并行存取的可能性很小 访存冲突，就是同时有两个或两个以上访存地址指向同一存储体，不能同时进行访存 目前只用于非共享主存（即每个处理机仅享用统一编址主存的部分连续地址空间）和专用Cache的多处理机系统中,1) 高位交叉访问存储器,4.3.1、并行主存系统,2) 低位交叉访问存储器 主要目的：提高存储器访问速度 实现方法：用地址码的低位区分存储体号 参数计

7、算: m：每个存储体的容量 n：总共的存储体个数 j：存储体的体内地址，j0,1,2,m-1 k：存储体的体号，k0,1,2,n-1 存储器地址A的计算公式为：Anjk 存储器的体内地址：Aj 存储器的体号： AkA mod n,4.3.1、并行主存系统,2) 低位交叉访问存储器,连续字在连续模块中；各个体轮流编址、并行工作,4.3.1、并行主存系统,存储地址在同一存储体中不是连续的，以n为模交叉编址。连续的程序或数据将交叉存放在n个存储体中，可实现以n为模交叉并行存取，访存冲突的概率很小 采用素数个存储体的低位交叉并行主存是一种无访问冲突的并行主存结构。其实际频宽接近于最大频宽 YH-1巨型

8、机采用的是31个存储体构成的无冲突并行主存结构 为充分发挥并行性，多数计算机都采用低位交叉编址方式,2) 低位交叉访问存储器,4.3.1、并行主存系统,低位交叉访问存储器的特点,在不改变每个体的存取周期的前提下，增加存储器的带宽 n个存储体分时启动：一般采用流水线方式工作。每存储体的启动间隔为：t,启动存储体 0,启动存储体 1,启动存储体 2,启动存储体 3,存控的功能 接收CPU和I/O设备的访存请求，并按预定的请求源的优先顺序进行排队，响应优先级高的请求源 判各存储体忙闲，接收各请求源发出的访存地址并转换送相应的存储体 产生各存储体的读写时序 接收和发送信息等,4.3.1、并行主存系统,

9、存储器控制部件(简称存控) 使多体并行主存有序工作所需的存储控制逻辑,例：Star-100巨型机存储系统采用并行和交叉相结合的方式工作，有32个存储体低位交叉，每次并行读写512位，存储周期为1280ns，处理机字长32位，试计算它的存储带宽Bm。 解：n32，w512b，Tm1280ns， Bmn w/Tm32512b/1280ns 12.8Gb/s1.6GB/s400MW/s,4.3.1、并行主存系统,4.3.1、并行主存系统,早期计算机并行主存结构的性能指标,存储系统(Memory System)：计算机中用于存储程序及要处理信息的各类存储器构成 存储层次(Memory Hierarch

10、y)：各类存储器通过硬件和软件有机组成统一的整体，自动向程序员提供足够大的存储空间，最大限度与CPU速度相匹配。这样的存储系统称为存储层次，亦称存储体系 存储体系对应用程序员是透明的： 存储速度接近速度最快的那个存储器 存储容量与容量最大的那个存储器相等 单位容量的价格接近最便宜的那个存储器,4.3.2、存储系统及其层次结构,两级存储系统 主存：属于主机范畴，CPU可直接访问 采用半导体存储器，其速度快、容量不大、且成本较高。容量通常为几百KB几十MB，速度在几十几百ns之间 存取方式为随机存取和只读，以字长为单位 辅存：属于外围设备，它存储的信息先送主存，然后CPU才能使用 由磁表面存储器和

11、光盘存储器构成，其速度低、容量大、成本低。容量为GB级，速度在几几十ms之间 存取方式为顺序或直接存取，以扇区为单位,4.3.2、存储系统及其层次结构,两级存储系统,4.3.2、存储系统及其层次结构,活跃”信息：经常被CPU使用或实时性要求很高的程序和数据 主存主要用于存储“活跃”信息 “待命”信息：在相当时间范围内不会被使用的程序及与之相关的数据 存储在辅存中，只有在需要时才调入主存 利用程序复盖技术实现主存、辅存间的信息传送,两级存储系统 存在的问题 程序员编程时要合理、准确地进行主存辅存之间的地址定位 。增加编程难度，延长程序调试周期，对程序员也提出更高要求 没有针对CPU与主存速度的差

12、距和避免 CPU “空等” 现象，来解决主存速度与CPU速度的匹配问题 存储系统的设计必须突破主存、辅存这种简单组合的模式,4.3.2、存储系统及其层次结构,4.3.2、存储系统及其层次结构,三级存储系统 Cache、主存、辅存构成三级存储层次,4.3.2、存储系统及其层次结构,三级存储系统 “Cache主存” 层次（Cache存储系统） 目的：弥补主存速度的不足,三级存储系统 “主存辅存”层次（虚拟存储系统） 目的：弥补主存容量的不足,4.3.2、存储系统及其层次结构,存储访问的局部性原理,指在访问存储器时，无论是存取指令或存取数据所访问的存储单元都趋于聚集在一个较小的连续单元区域中 时间局

13、部性：最近的访问的存储单元在不久的将来仍将被访问。（如程序循环） 空间局部性：下次访问的存储单元很可能就在刚刚访问的存储单元附近。（程序中大部分指令顺序存储和顺序取出执行、数据聚集存放（如向量、数组、树、表）等,4.3.2、存储系统及其层次结构,三级存储系统,多级存储系统,4.3.2、存储系统及其层次结构,CPU,L1 Cache,L2 Cache (SRAM,主存 (DRAM,L3 Cache,在线辅存 (硬磁盘,后 援 辅 存,辅助 硬件,辅助硬件,辅助软硬件,图5.58 多级存储层次示意,磁盘Cache,高速缓冲存储器举例 Pentiun的Cache 采用两级Cache结构 CPU内部C

14、ache（Level 1 Cache）：包括8K指令Cache和8K数据Cache 外部Cache (Level 2 Cache)：256KB或512KB PowerPC 620的Cache 采用两级Cache结构 CPU内部Cache（Level 1 Cache）：包括32K指令Cache和32K数据Cache 外部Cache (Level 2 Cache)：1-128MB,4.3.2、存储系统及其层次结构,4.3.3、虚拟存储系统,多道程序（多进程）运行 I/O 操作速度缓慢，单道程序运行时CPU不得不经常等待I/O 多道程序（多进程）运行，在一个进程处于等待I/O操作时，CPU转向执行另

15、一个进程 由于CPU的速度比I/O速度高得多，即使多个进程运行，CPU仍然存在等待I/O的状态 同时运行更多进程，内存需求增大，怎办法？ 扩展内存：以便容纳更多的进程，充分占用CPU的时间；另一方面，程序（或进程）对存储空间的需求在不断增加，扩展内存无法解决 采用交换机制（属操作系统内容）：进程保存在硬盘中，当内存有空间时，进程被调入，每次调入一个，当进程完成时，移出内存，以便其他进程调入,单道程序对内存需求量超过物理内存容量 将程序分成若干部分（段、页），每次调入一部分，其余存储在硬盘中，不断在内存和硬盘中进行交换，达到完成程序运行的目的 虚拟存储系统：存在一种将内存和外存视为一个整体，使外

16、存完成内存的功能的需要。这样一种将内外存统一管理的存储管理机制就是虚拟存储管理 其概念由英国曼彻斯特大学的Kilbrn等人于1961年提出,4.3.3、虚拟存储系统,虚拟存储器基本思想 将存储器分成 “页”（2K/4K） 将一部分映射 到主存，其余 映射到磁盘 将“热”页保存 在主存中,4.3.3、虚拟存储系统,虚拟存储器技术 在执行中将需要的程序块和数据块自动地移入主存的技术 虚拟存储器组织结构,4.3.3、虚拟存储系统,程序空间 一个大容量的存储空间，称为虚存空间 程序中的地址：虚拟地址、逻辑地址,把主存储器、磁盘存储器和虚拟存储器都划分成固定大小的页 主存储器的页称为实页 虚拟存储器中的页称为虚页,虚拟存储器工作原理,4.3.3、虚拟存储系统,多用户虚拟地址Av变换成主存实地址A,三种地址空间： 虚拟地址空间 主存储器地址空间 辅存地址空间 地址映象 把虚拟地址空间映象到主存地址空间 地址变换 程序运行时，把虚地址变换成主存实地址 三种虚拟存储器： 页式虚拟存储器 段式虚拟存储器 段页式虚拟存储器,地址的映象与变换,4.3.3、虚拟存储系统,4.3.4 、并行计算机访存模型,UMA模型：紧耦合系统 均匀存储访问模型 特点 物