数电仿真实验报告2008302540289

1、数电仿真实验报告学院：电气工程学院学号： 2008302540289班级： 08 级 10 班实验组合逻辑电路设计与分析.实验目的:(1) 学会并掌握组合逻辑电路的特点(2) 利用逻辑转换仪对组合逻辑电路进行分析与设计.实验内容:(1) 分析以下逻辑电路:XLC19U1Ax74LS136DU2A-C74LS04DU1Cx74LS136DU2C74LS04DU1B：x74LS136DU2B74LS04D分析电路得到如下结果:峥 Lojic ConvertPr-XLClOutoooooooo A E 匚 DGNoon-ooooD123457R- 90 12345 o o o _u -u 0 -0

2、o o o 1 JI 1 JI ooooo o _ooo oo ooo O&1 1 -1fA IB1 lt1 O 1 13耳1L AiB 1AI571AlETQA|BTNAWOConversions*1 c|iAB*CD+A*BCD+ABCD+AeCD+fleCD+AeCD-hABrD-hAeCDAB C分析结果如下:密 Logic Converter-XLClOut v li0000000001001000201000030111 04100c00 51011 0611010071111ooooooooA B 匚 DEFGH匚 onversionsAC+AE+BC.实验目的:(1) 掌握编码

3、器，译码器的工作原理(2) 常见编码器，译码器的应用 .实验内容对8-3线优先编码器和3-8译码器进行仿真，仿真电路如下:VDDI5VJ1二 JKey = 0J8二、Key = 1J3X2X1X4 *55*X3- X75 V 45 VKey = 2J4二Key = 3J5二、Key = 4J6二、Key = 5J2U1DOAOD1A1D2A2D3D4GSD5EOD6D7El74LS148DJ9Key = SpaceKey = 6 J7 二Key = 7I母GND(1) 8-3优先编码器8-3优先编码器实验结果真值表输入端输出端ElY7Y6Y5Y4Y3Y2Y1Y0A2A1A0GSEO1XXXXX

4、XXX11111011111111111100111111101110101111110X110010111110XX10101011110XXX1000101110XXXX011010110XXXXX01001010XXXXXX0010100XXXXXXX000013-8线译码器仿真电路:3-8线译码器真值表:输入端输出端G1G2AG2BABCY0Y1Y2Y3Y4Y5Y6Y710000001111111100001111101111000101101111110001111111101100100101111111001011111101110011011101111100111111111

5、10思考题:以下是自己兴趣设计的16-4线仿真电路，其中有点错误，有待修改5V实验三 竞争冒险电路仿真实验1. 实验目的(1)掌握组合逻辑电路产生竞争冒险的原因(2) 学会竞争冒险是否可能纯在的判断方法(3) 了解常用消除竞争冒险的方法2. 实验内容(1) 0型冒险仿真结果如下:：5dllD5Cope-KSClroiJ、T1T十孑T2-T1Time.8.368 5 乩痂E 0.000 sCbannel_A2.500 V2.500 V0.000 VChianriel_B&.DaO VE.OOO V0.000 VReveffeSaveExt. Trigger1TimebasaSls 1 me/CN

6、VChannel AScale 5 V/DivChannel B沁 |5 V/DWTrigger辭 p _5J函亘盂X pcsitiori 0I回画（jg匝I7 position LSTcllTIlfpcII7 position -Oh 4匡|圉口:LevelType fsinq. IImw |ALJti3 fJcine.(2) 1型冒险电路结果如下:挣 05dlloscope-XSClHT1TNTlTime匚bannel A匚hsnnel B35 H 500 ns3-500 Va.ooav354-500 ms3-500 V0.000 VOrOW0-000 V0.000 VCHiannel A

7、5cileL ms/Div；Scale 5 WDi屮5cjle5畑Edge孑勺1:. LX position 0/ position position -Oi&Level0VTirnebasechannel BTrigger00T泪e Srid_! Nor.Ions J.3多信号输入同时变化产生的冒险电路仿真结果:1铮 Osulloscope-XQCl1Timo 190JOIOO nsCbannelAChannel B5.000 VReverseL輻WJ ns5.000 VrD.OOOsaooo VSaveT1 +T2 T2-71T imebase5cale Ismgw X postiori

8、a匚ham el AScale 5 V/Div/position 0C hannel BScale 5 WDZ position 1-回B回口Ex匕 TriggerTriggerrdge IPL日西I 0Type Using.师pr, | Amt司（fjansj.对以上电路进行修改后如下:U2AzO74LS09DU3BU6B74LS32DU1A74LS04D74LS09DU5AV1U4CZO74LS09D74LS32DXSC1ru1kHz5 V七GNDVDD5VI再次仿真呢，结果没有冒险实验四触发器电路仿真实验1. 实验目的(1)掌握边沿触发器的逻辑功能 (2)逻辑不同边沿触发器逻辑功能之间的

9、相互切换2. 实验内容(1) D触发器仿真电路XSC1仿真结果真值输入端现态次态CPCLR-PRDQQ+1X00X1不确定X01X0不确定X10X1不确定111000111101(2) JK 触发器仿真电路得到真值表如下：JK真值表输入端现态次态CPCLR-PRJKQnQn+1X00XX一不确定X01XX不确定0X10XX不确定111100001110011111011011101001111011111100111111101111101实验五计数器电路仿真实验、实验目的(1) 了解计数器的日常应用和分类。(2)熟悉集成计数器逻辑功能和其各控制端作用。(3) 掌握计数器的使用方法。、实验原理

10、统计输入脉冲个数的过程叫计数。能够完成计数工作的电路称做计数器。二进制计数器是构成其他各种计数器的基础。三.实验内容(1)二进制加计数器仿真仿真电路如下:VDD 5VJ1O0-Key = Sp aceJ2o00-Key = Sp aceJ30AQABQBCQCDQDENP ENTRCOLOADCLRCLKU274LS161D14 LnV12Lny11Ln4/15._.3_，亠1 6J_109eU1DCD HEXBusBusBusLn1XLA11.n40o-Key = Sp aceJ400-Key = Sp aceV1Hzn-TUJT_X1Ly2.5 VVGND结果如下:ClockTime (S

11、)2.212.26822752.2S22.29014T红m7Tiiim 电T*Dn9TtCQ 10Ttnn 11Tm 12Tenn 15Tam 14Tenn 15Ton 1$Z254CT.gT - -IT-I = H H H R&set000000匸 loc ks/Div-igTrigger -5就IReverse5et. EKternal C) Qualifier (Q) Qualifier (T；)72-Tl(2) 74LS191D构成的二进制加/减同步计数器VDD5VU1J1Key = Sp aceJ2oU2eo-Key = Sp aceJ314Key = Sp aceDgndV1ABC

12、 DCTEN -LOAD -U/DRCOMAX/MIN 沖CLK74LS191D100 Hz5 VDgnd13.-12.DCD HEX来12.5 VX22.5 VXLA1实验六 . 任意 N 进制计数器电路仿真实验1. 实验目的1）学会分析任意 N 进制计数器。2）灵活应用构成任意 N 进制计数器的三种方法。2. 实验原理1）简单连接法： 将两个计数器首尾相连， 构成一个新的计数器， 该计数器的模是两个计数器模的乘积。（2清零端复位法：开始计数后，经过 M个脉冲，技术状态达到 SM通过 辅助门电路将SM译码，产生一个清零信号加至计数器的清零端， 使计数器返回到初始零状态，这样就跳跃了（N-M个

13、状态，从而构成了 M进制计数器。3）利用置入控制端的置位法：利用中规模器件的置入控制端， 以置入某一固定二进制数值的方法，从而使N进制计数器跳跃（N-M个状态，实现 M进制计数器3. 实验内容：1）简单连接法构成模为 100的计数器U1U2XLA1IBusVDD5VDCD_HEX1 丿y炒5UUs6 zDCD_HEXX12.5 VBusBusIQQgg OU3QQgg OABCD NT OR c74LS162DABCD NT OR C07 5U4 74LS162D3 4 5 67郦i 5iV1i七GND100 Hz5 VTriggerReverseF=Time (习2.6DS2.62S3酋绳2

14、.66SLn10renulOToslIJTmn 14Teem 15Rm(:询血Oae2 016drl2.536 5 26斟5 6.172 rsIl 1T2田+12-11ClockClock5/Div 100 H5et. External (C) Quaffier (Q)Qualifier (T)2.駆g3IL iC16dQjsItieg_g5!bp_. J 貧 eset: I(2)清零端复位法构成的八进制计数器VDD5VU2DCD HEXQQQQAB C DORTNn、二RRU-KbU3 74LS161DU2DCD HEX(3) 置入控制端的置们法构成的八进制计数器VDD5VU1A74LS12

15、DnQQQQ 043Rue- q优先编 码电路锁存译码译码异7R j主持人控 制开关屮*控制 电路4*0秒脉沖产 主电路4定时 电路卩译码 电路卩S不 电路d接通电源后，主持人将开关拨到“清楚”状态，抢答器处于禁止状态，编号显示器灭灯，定时显示设定时间；主持人将开关置于开始状态，宣布开始, 答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时， 答器完成：优先判断、编号显示、扬声器提示。当一轮抢答之后，定时器停止、“清禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作 零”和“开始”状态开关。OOCOOOGT RA B CD U1U2 74LS48NVCC715V

16、2U4A 74LS279D! 13节647QQSS R R 芹 1丫 F 5c2r-021351-T-OTc2-Key = A0LED1R11 100QGNDVCCU4B 74LS279D匕GND2 J3 P J2 匚I I0 OOI I IR1 10k QJ81 IiOG AAAEDDDDDDDDU5 74LS148Dgo 30 百 4 IQQILIQ血w?!恵w1ltdoJ5J4o5VJ1五、设计说明1、第一部分为抢答按钮，J1、J2、J3、J3、J4、J5、J6、J7、J8分别代表八支队伍，按钮只能输入单一脉冲。2、第二部分为编码电路，用74LS148实现。3、第三部分为锁存电路，用三个 JK触发器和若干非门，与非门实现，用于把输入的单一脉冲信号锁存。其中包含清零按钮。4、第四部分为译码电路，用74LS248实现，其中高位D恒定接地，只译码07 数字。5、第五部分为译码显示。六、功能介绍该电路完成俩个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号； 二是禁止其他选手按键操作无效。 工作过程： 开关S置于“清零”端时，RS触发器的端均为0,4个触发器输出置0,使74L