(最新整理)3组合逻辑电路习题解答

1、(完整)3组合逻辑电路习题解答(完整)3组合逻辑电路习题解答 编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整)3组合逻辑电路习题解答）的内容能够给您的工作和学习带来便利。同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快 业绩进步，以下为(完整)3组合逻辑电路习题解答的全部内容。自我检测题1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关

2、 。2在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 .38线3线优先编码器74ls148的优先编码顺序是、,输出为。输入输出均为低电平有效。当输入为11010101时,输出为 010 。43线8线译码器74hc138处于译码状态时,当输入a2a1a0=001时，输出= 11111101 。5实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。6根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。7一位数值比较器，输入信号为两个要比较的一位二进制数,用a、b表示，输出信号为比较结果:y(ab) 、y(ab）和y(ab），则

3、y(ab）的逻辑表达式为。8能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。9多位加法器采用超前进位的目的是简化电路结构 。 (， ）10组合逻辑电路中的冒险是由于 引起的。a电路未达到最简 b电路有多个输出c电路中的时延 d逻辑门类型不同11用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？a在输出级加正取样脉冲 b在输入级加正取样脉冲c在输出级加负取样脉冲 d在输入级加负取样脉冲12当二输入与非门输入为 变化时,输出可能有竞争冒险。a0110 b0010 c1011 d110113译码器74hc138的使能端取值为 时，处于允许译码状态。a01

4、1 b100 c101 d01014数据分配器和 有着相同的基本电路结构形式.a加法器 b编码器 c数据选择器 d译码器15在二进制译码器中,若输入有4位代码，则输出有 个信号。a2 b4 c8 d1616比较两位二进制数a=a1a0和b=b1b0，当ab时输出f=1,则f表达式是 。 a b c d17集成4位数值比较器74ls85级联输入iab、ia=b、iab分别接001，当输入二个相等的4位数据时,输出fab、fa=b、fab分别为 。a010 b001 c100 d01118实现两个四位二进制数相乘的组合电路，应有 个输出函数.a 8 b9 c10 d11 19设计一个四位二进制码的

5、奇偶位发生器（假定采用偶检验码），需要 个异或门。a2 b3 c4 d520在图t3。20中，能实现函数的电路为 。（a) （b） (c）图t3.20a电路 (a） b电路（b） c电路（c) d都不是习 题1分析图p3。1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。图p3。1解： co=ab+bc+ac真值表abcscoabcsco0000010010001101010101010110010110111111电路功能：一位全加器，a、b为两个加数,c为来自低位的进位，s是相加的和,co是进位。2已知逻辑电路如图p3。2所示，试分析其逻辑功能。图p3

6、.2解：（1）逻辑表达式，,（2）真值表abcfabcf00001001001110110101110101111110（3）功能从真值表看出，abc=000或abc=111时，f=0,而a、b、c取值不完全相同时，f=1。故这种电路称为“不一致”电路。3试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1,否则输出为0。解：(1）真值表 abcfabcf00001001001110100101110001101111（2）(无法用卡诺图化简）（3）逻辑图44位无符号二进制数a（ a3a2a1a0)，请设计一个组合逻辑电路实现：当0a8或12a15时，f输出1，否则

7、，f输出0。解：（1)真值表：a3a2a1a0fa3a2a1a0f00000000000011110011001101010101111111111111111100001111001100110101010100001110（2）表达式 （3）电路图 （4）如果要求用与非门实现,则：逻辑图：5约翰和简妮夫妇有两个孩子乔和苏,全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。解：(1）逻辑定义：a、b、c、d分别代表约翰、简妮、乔和苏。

8、f=1表示去炸鸡店,f=0表示去汉堡店。（2）真值表abcdfabcdf00000000000011110011001101010101000000011111111100001111001100110101010100011111（3）用卡诺图化简 (4)逻辑图 f=ab+acd+bcd6试设计一个全减器组合逻辑电路。全减器是可以计算三个数x、y、bi的差，即d=xy-ci.当xy+bi时，借位输出bo置位。解：设被减数为x，减数为y,从低位来的借位为bi，则1位全减器的真值表如图 (a)所示,其中d为全减差，bo为向高位发出的借位输出。（1）真值表xybidboxybidbo0000010

9、010001111010001011110000110111111由卡诺图得电路图7设计组合逻辑电路，将4位无符号二进制数转换成格雷码。解：（1)列出4位二进制码4位格雷码的转换真值表，如表所示。输 入输 出输 入输 出b3b2b1b0g3g2g1g0b3b2b1b0g3g2g1g000000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000(2）根据真值表分别画出输出变量g3，g2，g1，g0的卡诺

10、图，如图4.1.2-12所示。化简后，得，(3）由逻辑表达式得电路实现，如图所示。8请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：（1）某一门开关接通，灯即亮，开关断，灯暗；（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗;（3）当三个门开关都接通时，灯亮。解：设东门开关为a，南门开关为b，西门开关为c。开关闭合为1，开关断开为0。灯为z，等暗为0,灯亮为1。根据题意列真值表如下：abczabcz00001001001110100101110001101111（2）画出卡诺图如图所示.

11、(3）根据卡诺图，可得到该逻辑电路的函数表达式：（3）根据逻辑函数表达式，可画出逻辑电路图如图所示。9设计一个能被2或3整除的逻辑电路,其中被除数a、b、c、d是8421bcd编码。规定能整除时，输出l为高电平,否则，输出l为低电平。要求用最少的与非门实现。（设0能被任何数整除）解:(1）真值表 abcdlabcdl00001100010001010011001011010001111011010011100010101101011011110011101111（2)用卡诺图化简(3)逻辑图10如图p3.10所示为一工业用水容器示意图,图中虚线表示水位,a、b、c电极被水浸没时会有高电平信号输

12、出，试用与非门构成的电路来实现下述控制作用:水面在a、b间,为正常状态，亮绿灯g；水面在b、c间或在a以上为异常状态，点亮黄灯y；面在c以下为危险状态,点亮红灯r。要求写出设计过程。图p3.10解：（1）真值表abcgyrabcgyr000001100001010101010110011100111010(2）卡诺图化简(3）逻辑图11试用卡诺图法判断逻辑函数式y（a，b，c，d）=m（0，1，4，5，12,13，14，15）是否存在逻辑险象，若有，则采用增加冗余项的方法消除,并用与非门构成相应的电路。解:卡诺图如图（a)所示。最简逻辑函数式为:此函数存在逻辑险象.只要如图所示增加冗余项即可,

13、逻辑式变为：用与非门构成的相应电路如图 （b）所示。(a） （b）12已知，求y的无竞争冒险的最简与或式.解：卡诺图如图所示：上式中为冗余项,以消除竞争冒险。13某一组合电路如图p3。13所示，输入变量(a,b，d)的取值不可能发生（0，1,0）的输入组合。分析它的竞争冒险现象，如存在,则用最简单的电路改动来消除之。图p3。13解：解法1:从逻辑图得到以下表达式：根据表达式得到卡诺图：但由于从卡诺图可见，包围圈有两处相切,因此存在竞争冒险现象.可以通过相切点位置增加一个乘积项，得进一步分析,当acd=000时, ，由于输入变量（a，b，d)的取值不可能发生(0，1，0）的输入组合，因此,当ac

14、d=000时，b必然为0，不会产生竞争冒险。因此，这一项不需要增加，只需要增加。电路图为:解法二：如果逻辑表达式在某种取值下，出现、,就有可能出现竞争冒险。根据逻辑表达式，和不会出现.当a=c=d=0，出现,但由于输入变量（a，b，d)的取值不可能发生(0，1，0)的输入组合，因此，当acd=000时，b必然为0，因此也不会产生竞争冒险。只有当a=b=1，d=0,出现,存在竞争冒险问题，加冗余项可消除竞争冒险。14电路如图p3。14所示,图中均为2线-4线译码器.(1）欲分别使译码器处于工作状态，对应的c、d应输入何种状态（填表p3.121）；(2）试分析当译码器工作时，请对应a、b的状态写出

15、的状态（填表p3。12-2）；（3）说明图p3.14的逻辑功能.表p3.14-1 表p3。142处于工作状态的译码器c、d应输入的状态abcd00011011图p3。14解:处于工作状态的译码器c、d应输入的状态abcd00000111010110111010110111111110逻辑功能:由74ls139构成的4线16线译码器15图p3.15所示电路是由3线8线译码器74hc138及门电路构成的地址译码电路。试列出此译码电路每个输出对应的地址，要求输入地址a7a6a5a4a3a2a1a0用十六进制表示.图p3。15解:由图可见，74hc138的功能扩展输入端必须满足e11、才能正常译码，因

16、此e1a31；,即a41，a51; ，即a60，a70。所以,该地址译码器的译码地址范围为a7a6a5a4a3a2a1a000111a2a1a00011100000111111，用十六进制表示即为38h3fh。输入、输出真值表如表1所示。表1 地址译码器的真值表地址输入译码输出a7a6a5a4a3a2a1a038h0111111139h101111113ah110111113bh111011113ch111101113dh111110113eh111111013fh1111111016写出图p3。16所示电路的逻辑函数，并化简为最简与或表达式。图p3。16解:由图（a）写出逻辑函数并化简，得1

17、7试用一片3线8线译码器74hc138和最少的门电路设计一个奇偶校验器,要求当输入变量abcd中有偶数个1时输出为1，否则为0。（abcd为0000时视作偶数个1）.解：连接图18用一个8线-3线优先编码器74hc148和一个3线8线译码器74hc138实现3位格雷码3位二进制的转换。解：根据下表可得到连线图：g2g1g0b2b1b000000000100101101001001111010011110110111010011119根据图p3。19所示4选1数据选择器，写出输出z的最简与或表达式.解： 20由4选1数据选择器和门电路构成的组合逻辑电路如图p3.20所示，试写出输出e的最简逻辑函

18、数表达式。解： 图p3。19 图p3.2021由4选1数据选择器构成的组合逻辑电路如图p3。21所示,请画出在图p3.21所示输入信号作用下,l的输出波形。图p3。21解:4选1数据选择器的逻辑表达式为：将a1=a,a0=b，d0=1，d1=c，,d3=c代入得根据表达式可画出波形图：22已知用8选1数据选择器74ls151构成的逻辑电路如图p3。22所示，请写出输出l的逻辑函数表达式，并将它化成最简与-或表达式。图p3.22解：（1）写出逻辑函数表达式：(2）用卡诺图化简23用一个8选1数据选择器74ls151和非门实现：解： 24图p3。24所示是用二个4选1数据选择器组成的逻辑电路,试写

19、出输出z与输入m、n、p、q之间的逻辑函数式。图p3。24解;25用二个4选1数据选择器实现函数l,允许使用反相器。解:电路图26一个组合逻辑电路有两个控制信号c1和c2，要求： （1）c2c1=00时，（2)c2c1=01时，(3）c2c1=10时,（4）c2c1=11时，试设计符合上述要求的逻辑电路(器件不限）解：方法一：真值表卡诺图化简逻辑图真值表c2c1abfc2c1abf00000100010001110010001011010000110101100100111000010111101001101111000111011111卡诺图化简逻辑图方法二:利用数据选择器和少量门电路实现2

20、7试用4选1数据选择器74ls153（1/2）和最少量的与非门实现逻辑函数 。解：令a1=c，a0=d，,，d2=1，d3=0连线图:28p（p2p1p0)和q（q2q1q0)为两个三位无符号二进制数，试用一个74ls138和一个74ls151和尽可能少的门电路设计如下组合电路:当p=q时输出f=1，否则f=0。解：29试用8选1数据选择器74ls151实现逻辑函数l=ab+ac。解：30用8选1数据选择器74ls151设计一个组合电路。该电路有3个输入a、b、c和一个工作模式控制变量m，当m=0时，电路实现“意见一致”功能（a,b，c状态一致时输出为1，否则输出为0),而m=1时，电路实现“

21、多数表决”功能,即输出与a，b，c中多数的状态一致。解：mabcfmabcf00000000000011110011001101010101100000011111111100001111001100110101010100010111电路图31已知8选1数据选择器74ls151芯片的选择输入端a2的引脚折断，无法输入信号，但芯片内部功能完好。试问如何利用它来实现函数f（a，b，c）m（1，2,4,7）。要求写出实现过程，画出逻辑图。解:对于lsttl集成芯片，某个输入引脚折断后该脚悬空，相当于输入高电平1。74ls151的高位地址端a2折断后,输出不再响应d0,d1，d2，d3输入，8选1数

22、据选择器只相当于一个4选1，此时地址输入为a1a0，数据输入为d4,d5，d6，d7，输出y等于与函数f相比较不难看出，只要令ab为地址，则d4c,d5,d6，d7c。逻辑图如图所示。图a4。2。2-5 题4。2。211的电路实现32用三片四位数值比较器74ls85实现两个12位二进制数比较。解：33用一片4位数值比较器74hc85和适量的门电路实现两个5位数值的比较。解：高4位加到比较器数值输入端，最低位产生级联输入。w0 v0i(ab)i(ab）i(a=b)0 00010 10 101 01001 1001，i（a=b）=w0v034用两个四位加法器74283和适量门电路设计三个4位二进制数相加电路。解：三个4位二进制数相加，其和应为6位。基本电路如图所示。两个加法器产生的进位通过一定的逻辑生成和的高两位。co1co2s5s40000010110011110， 35a、b为4位无符号二进制数（b0），用一个74ls283、非门和一个其它类型门电路实现：当a=（b-1）模16时,输出y=1，否则为0。解： （b-1)模16即为b-1 a=b-1时y=1,否则y=0，即b1a=b+11=b+为0时，y=1。36a、b为四位二进制数,试用一片74283实现y=4a+b。解：y=