实验三：基本门电路及触发器实验_第1页
实验三：基本门电路及触发器实验_第2页
实验三：基本门电路及触发器实验_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验三：基本门电路及触发器实验 实 验 室： 实验台号： 日 期： 专业班级： 姓 名： 学 号： 一、 实验目的1了解TTL门电路的原理、性能和使用方法；验证基本门电路逻辑功能。2验证D触发器；J-K触发器的逻辑功能。二、实验内容（一）验证以下门电路的逻辑关系1. 用与非门（00）实现与门逻辑关系：F=AB2. 异或门（86）：3. 全加器（00、86）：（二）验证以下触发器逻辑关系1D触发器置位端、复位端的功能测试。2J-K触发器置位端、复位端的功能测试。3D、J-K触发器功能测试。 图3-1 JK触发器(74LS112)和D触发器(74LS74)三、实验原理图 图3-2与门电路 图3-3

2、异或门电路 图3-4 全加器电路 四、实验结果及数据处理1 直接在实验原理图上标记芯片的引脚。2 写出实验结果。（1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。）输入与门异或门ABFUo（V）F0000.14000100.14011000.14111113.5220（2）全加器实验结果表AiBiCiSiCi+10000000110010100110110010101011100111111（4）D触发器的功能测试输入端输出原态输出次态DQnQn+101*110*011000111011101011111（5）J-K触发器的功能测试输入端输出原态输出次态JKQnQn+101*110*0110000110100111001111101110011110110111011111110五、思考题1实验用的与非门和或门中不用的输入端如何处理?答：与门中不用的输入端应接高电平： 或门中不用的输入端应接低电平。2如果与非门的一个输入端接时钟，其余输入端应是什么状态时才允许脉冲通过?答：其余输入端应是高电平状态。3J-K触发器Qn=0时，如果时钟脉冲CP到来后，触发器处于“1”态，J-K两端应预先分别是什么状态？答：J-K两端应预先（1）J=1，K=0。 （2）J=1，J=1。4J-K

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论