存储器测试仪的硬件设计

1、 xxxxxxxxxxxxxxxxx毕业论文（设计）题目：存储器测试仪的硬件设计系部名称：专业班级：学生姓名：学号：指导教师：教师职称：年月日中原工学院信息商务学院毕业论文（设计）摘要随着当前移动存储技术的快速发展和移动存储市场的高速扩大，存储器的用量迅速增长。集成芯片由于其便携、可靠、成本低等优点，在移动产品中非常适用。市场的需求催生了一大批集成芯片研发、生产、应用企业。为保证芯片长期可靠的工作，这些企业需要在产品出厂前对存储器进行高速和细致地测试，因此，对于存储器测试的研究就显得十分必要。为解决测试中的这些问题，人们提出了应用内建自测试或利用嵌入式软件等测试方法测试相关性能，都取得了比较好

2、的效果，但这些方法大多不适用于利用测试仪进行批量的产品测试。而多数对通用存储器测试很有效的算法，由于受到 FLASH 器件自身的限制（如不能不能直接从“0”写为“1”），很难直接适用于 FLASH 测试。目前企业中需要对不同批次的存储器进行样品检测，避免因不同批次关键器件参数差异带来的批量故障损失。常用存储器包含 E2PROM 和 FLASH，一般的检测方法是将新批次的芯片直接焊接到产品中进行验证，这样验证既不充分，又比较麻烦。为了解决这个问题，本文设计了一个专用测试工装，测试工装上预留支持 E2PROM 和 FLASH 插拔的转接座，测试工装可以对 E2PROM 和 FLASH 的通讯速率、

3、读写延时进行手工配置测试，可以对读写、擦除过程进行测试。关键字：存储器， EPROM，FLASH，测试I中原工学院信息商务学院毕业论文（设计）The hardware design of memory testerAbstractWith the rapid development of the current mobile storage technology and high-speed mobile storage market expanding, the amount of memory to grow rapidly. Integrated chip because of its

4、portable, reliable, low cost advantages, very suitable in the mobile products. The demand of the market has given rise to a large number of integrated chip research and development, production, application of enterprises. To ensure long-term reliable work, these enterprises need to high speed and st

5、orage before the products leave the factory detail test, therefore, for the memory test research is very necessary.To solve these problems in the test, people put forward the application of built-in self test, or use of the embedded software testing methods, such as test related performance, has ach

6、ieved good effect, but most of these methods do not apply to the use of tester for batch testing of the products. Most of gms memory testing is very effective algorithm, due to the limitation of the FLASH device itself (e.g., cant directly from 0 to write 1), it is difficult to directly apply to the

7、 FLASH test.At present in the enterprise need to evaluate the sample in the storage of different batches, avoid because of the differences between different batches of key device parameters of batch failure loss. Commonly used and FLASH memory contains the E2PROM chips was introduced, the detection

8、method is a new batch of chips will be welded directly to the product validation, the validation is not fully, and more troublesome. In order to solve this problem, this paper designed a special test fixtures, test jigs on reserve and FLASH plug adapter support E2PROM chips was introduced, the test

9、equipment can read and write on the communication rate of E2PROM chips was introduced, tested manually configure delay, can read and write to FLASH, erasure testing.Keywords：MemoryEPROMFLASHTestII中原工学院信息商务学院毕业论文（设计）目录1.绪论.11.1.存储器技术的发展现状.11.2.测试技术的发展现状.11.3.系统原理方案设计.22.硬件电路的设计.42.1.电源系统.42.1.1LD1117

10、 资料.42.1.2NCP3063 特性.52.2.PCF8563 实时时钟芯片.62.3.MAX232.82.4.STM32F101RBT.92.5.12864 液晶显示屏.162.6.W25Q32 系列 FLASH.223.结论.254.致谢.265.参考文献.27III中原工学院信息商务学院毕业论文（设计）1. 绪论1.1. 存储器技术的发展现状存储器是集成电路产品中的一个主要门类，主要用来存放(记忆)数据、指令程序等信息，并根据需要能取出(读出)或既能取出又能存入(写人)这些信息的集成电路，它除了应用于各类型的计算机、工作站外，还广泛应用于通信、工业控制、信息家电和其他电子设备中。半导

11、体存储器的发展历史起始于 20 世纪 60 年代中期，随着存储介质的不断更新，存储器技术经历了机械、机电存储器(如穿孔卡片、继电器)、电子器件存储器(如柔延迟线，阴极射线示波管)、磁表面存储器(如磁鼓、磁带、磁盘、磁膜)、磁器件存储器(如磁芯、磁泡)、半导体存储器(如 MOSCMOSTTECL )等重要发展阶段，随着中大规模集成电路的发展和微细加工技术的进步，半导体存储器存储器由于其体积小，功耗低，容量大，速度快，与外围电路的接口简单等优势逐渐成为当代计算机和其他数字系统中存储器的主流3。存储器芯片按存取方式(读写方式)可分为随机存取存储器芯片(RAM)和只读存储器芯片(ROM)。按照不同的技

12、术，存储器芯片可以细分为 EPROM、EEPROM、SRAM、DRAM、FLASH、MASK、ROM 和 FRAM 等。存储器技术是一种不断进步的技术。随着各种专门应用不断提出新的要求，新的存储器技术也层出不穷，每一种新技术的出现都会使某种现存的技术走进历史，因为开发新技术的初衷就是为了消除或减弱某种特定存储器产品的不足之处。随着超大规模集成电路的发展,不仅存储芯片的容量做得越来越大,而且某些控制逻辑也已集成到存储芯片中。同时还出现了一些存储专用集成电路，如存储管理器件（MMU）直接存储器存取(器件)DMA 等，从而进一步提高存储器功能和存储器的测试方法研究及实现功能，并可简化存储系统的设计4

13、。1.2. 测试技术的发展现状存储测试技术是一种 70 年代开始的新的测试方法。存储测试是在对被测对象无影响或影响在允许范围的条件下，在被测体内放置微型数据采集与存储测试仪，现场实时完成信息的快速采集与记忆，事后回收记录仪，由计算机处理和再现测试信息的一种动态测试技术。存储器测试的含义是指在研制或生产半导体存储器件时,对其主要电学特性和功能的一种测试和检验.测试的目的一方面用来判断产品质量的好坏合格与否,另一方面则要取得1中原工学院信息商务学院毕业论文（设计）一些重要数据为优化设计改进工艺和提高产品质量服务，而且对计算机存储系统的设计也很关键。测试的好坏直接影响到存储系统的稳定性和可靠性。先进

14、的集成电路制造技术要求研究与发展相适应的测试技术，而现代化的集成电路测试技术反过来保证和促进大规模集成电路的研制和应用的发展13。不论MOS动态还是静态RAM，都将地址缓冲与译码电路、读放电路、数据输入输出缓冲电路和芯片控制电路等外围电路同存储单元矩阵一起集成在同一硅片上，构成了一个具有存取功能的电子系统。由于其结构上的特点无法对芯片上的每个电路和元件单独进行测试和更换，需要通过编制的图形程序对芯片进行测试判定是通过或者是失效。为了改进工艺和提高产品质量，对于失效芯片要进行诊断性的测试提供失效模式和故障定位。由此可见测试半导体存储器件的复杂程度相当于一种系统测试5。在存储器等集成电路的测试领域

15、内，由于被测对象的集成度越来越高，逻辑功能也日益复杂，而其测试管脚数却尽可能少，因此提出了被测器件的可测性问题。被测对象的可测性是由其设计者所赋予的是设计时形成的一个设计特性。它包含两个重要内容就是可控制性和可观察性这两者缺一不可。由于半导体工艺技术发展及存储系统多方面的需要，存储器件日益向着高集成度及多品种方向发展。随着存储器件的集成度提高不仅失效模式日益复杂，而且失效次数也增多测试时间也随着容量的增大而显著地增加14。用早期行之有效的测试图形进行测试已经是不可行的，需要研究先进的测试技术面对大规模集成电路技术进步提出的挑战。随着存储器件的大量生产，为了扩大销路必然要求降低包括测试成本在内的

16、产品成本和销售价格，而另一方面由于存储器件的大量使用，为保证存储系统的可靠性，用户要进行多项的测试，要求减少测试时间降低测试费用。因此解决这一矛盾的办法就是要研究先进的测试技术和提高测试效率努力降低测试成本。目前企业中需要对不同批次的存储器进行样品检测，避免因不同批次关键器件参数差异带来的批量故障损失。常用存储器包含 E2PROM 和 FLASH，一般的检测方法是将新批次的芯片直接焊接到产品中进行验证，这样验证既不充分，又比较麻烦。为了解决这个问题，可以研发一个专用测试工装，测试工装上预留支持 E2PROM 和 FLASH 插拔的转接座，测试工装可以对 E2PROM 的通讯速率、读写延时进行手

17、工配置测试，可以对 FLASH 的读写、擦除进行测试。1.3. 系统原理方案设计系统硬件设计主要包括传感器，模拟适配电路，STM32 单片机采集、存储单元，以及接口单元等。来自于 EEPROM 和 FLASH 烧录座的信号进入单片机内部的 A/D 转换器进2中原工学院信息商务学院毕业论文（设计）行转换，然后将转换结果由单片机的 I/O 口，采用串口异步 RS232 通信接口读取数据。测试完成后，通过计算机完成数据的通信、显示、处理等功能，同时。其中电源管理部分由单片机控制向存储器和模拟电路供电，这样可延长电池寿命。采用单片机片内的 A/D 转换器不仅降低系统设计的复杂性，还提高系统的可靠性，从

18、而避免接口设计的复杂性，同时减小 PCB 板面积。选用目前比较流行的 STM32 系列 MCU，具体型号选用 STM32F101RBT；设计 128*64 图文液晶和 4*4 键盘作为人机交互界面，支持蜂鸣器提示，设计必要的工作指示灯；采用 PCF85163 实时时钟芯片，要求可以校时；设计 24 系列 E2PROM 和 W25Q 系列 FLASH 的驱动电路，在线路板上需要设计转接插座，方便待测试芯片的插拔；设计 RS232 串口和上位机进行通讯；采用 Altium Designer 进行原理图设计和 PCB 设计；LCD 液晶显示RS232STM32FLASH 烧录座系声光指示F101RB

19、T统电源4*4 键盘EPROM 烧录座时钟电路如图是基于 STM32 系列单片机的测试系统的原理框图。该测试系统具有可编程设置功能，触发信号启动单片机进入采样状态，以一定的采样频率采样 A/D 转换器数据，其采样频率由单片机内部的定时器确定，采样数据通过单片机内部 32 位 A/D 转换器完成模数转换，再存入存储器，同时将测得的结果显示在显示屏上。当该测试系统回收时，可通过 RS232 串口直接与计算机通信，将数据存入计算机，以便后续处理。3中原工学院信息商务学院毕业论文（设计）2. 硬件电路的设计2.1.电源系统2.1.1LD1117 资料LD1117 是低开启电压稳压源。在额定工作温度范围

20、内，可以进行有效过温和过流保护。应用范围广泛，可以提供 1.2V，1.5V，1.8V，2.5V，3.3V，5V 固定电压输出;同时也提供可调电压输出，用外接 2 个电阻调整来实现。基本特性：l 此稳压源输入最高电压 16Vl 提供固定电压输出l 输出电压精度可控制在 1%的范围内l 较宽输出电流范围 1mA-1Al 非常好线性调整率和负载调整率l 低开启电压l 封装 SOT-223，TO-252应用范围：1.高效率线性电源2.影音产品3.仪器仪表、显示器4.通讯产品及电池充电5.主芯片供电6.电脑周边及车载产品表格 1LD1117 电性参数电性参数符号测试条件最小典型最大单位输出电压VoVin

21、=5.3V，Iout=10mA，Tj=251%3.2673.33.333VVin=4.612V，Iout=1mA1A5%3.1353.33.465输出电流IoutVin=5.3V，Tj=2511000mA输出电压温度Vo/TVin=5.3V，Iout=1mA，1.5mV/影响系数Tj=0125线性输入调整Vo/VinVKA=VREF，Vin=4.810V3578mV/V4中原工学院信息商务学院毕业论文（设计）率负载能力调整Vo/IoutIout=1mA800mA，Vin=4.8V0.30.45mV/mA率最小维持电流Iout（min）0.51mA静态电流IqVin10V510mAIout=0.

22、1mA11.1V开启压降VdIout=0.5A11.2VIout=1mA11.3V2.1.2NCP3063 特性NCP3063 是一款新型多种拓扑结构 DC-DC 控制器，是 MC34063A 和 MC33063A 性能改进版，可实现降压、升压或反相转换配置的灵活设计。NCP3063 能将开关频率提高到 190 kHz ，拓展该系列的性能，进一步减少板空间和元件成本。NCP3063 能提供 1.5 安培的峰值输出电流，更高峰值输出电流为更大电流的应用提供高性价比和灵活的解决方案。该器件具滞后和逐周期电流限制的新型内部热关机，这些保护功能防止灾难性故障，如防止输出上的短路导致器件或负载永久性毁坏

23、。NCP3063 适用于 0+70标准温度范围，用于多种消费类电子产品应用，如打印机、DSL 调制解调器和 WAN/LAN 等，其 3V40V宽输入电压特点也特别适用于汽车电子、工业控制设备、电力设备7,8。参考设计评估板1、技术指标Vin=8V28VVout=3.3V 或 5.0VIout=1.0A2、特点l 最高承受电压 40Vl 低待机电流l 输出电流峰值 1.5Al 输出电压可调整l 最高开关频率 190kHzl 具滞后和逐周期电流限制的新型内部热关机5中原工学院信息商务学院毕业论文（设计）图表 1NCP3063 芯片表格 2NCP3063 引脚说明引脚号引脚名称描述1SWC内部达林顿

24、开关收集器2SWE内部达林顿开关发射器3TCAP定时电容器来控制开关频率4GND接地5COMP内部反向输入比较器6Vcc提供电压7IPK峰值电流检测输入以监测压降外部电阻器，以限制高峰电流通过电路8N.C.空脚图表 2电源部分原理图2.2. PCF8563 实时时钟芯片PCF8563 是低功耗的 CMOS 实时时钟/日历芯片,它提供一个可编程时钟输出,一个6中原工学院信息商务学院毕业论文（设计）中断输出和掉电检测器,所有的地址和数据通过 IC 总线接口串行传递。最大总线速度为 400Kbits/s 每次读写数据后，内嵌的字地址寄存器会自动产生增量。特性：l 低工作电流 典型值为 0.25A，

25、VDD=3.0V， Tamb=25 时;l 大工作电压范围 1.0 至 5.5V;l 低休眠电流典型值为 0.25A(VDD=3.0V,Tamb=25);l 400KHz 的 IC 总线接口，VDD=1.85.5V ;l 可编程时钟输出频率为 32.768KHz ，1024Hz， 32Hz， 1Hz;l 报警和定时器;l 内部集成的振荡器电容 片内电源复位功能掉电检测器;l IC 总线从地址读 0A3H 写 0A2H;l 开漏中断引脚图表3PCF8563芯片PCF8563 引脚说明管脚号符号描述1OSCI 1振荡器输入2OSCI 2振荡器输出3/INT 3中断输出开漏低电平有效4Vss地5SD

26、A5串行数据 I/O6SCL6串行时钟输入7CLKOUT时钟输出(开漏)8VDD8正电源7中原工学院信息商务学院毕业论文（设计）图表 4PCF8563 应用原理图2.3.MAX232MAX232 芯片是美信公司专门为电脑的 RS-232 标准串口设计的接口电路,使用+5 V 单电源供电。MAX232 是一种双组驱动器/接收器，片内含有一个电容性电压发生器以便在单 5V 电源供电时提供 EIA/TIA-232-E 电平。每个接收器将 EIA/TIA-232-E 电平输入转换为 5V TTL/CMOS 电平10。这些接收器具有 1.3V 的典型门限值及 0.5V 的典型迟滞，而且可以接收30V 的

27、输入。每个驱动器将 TTL/CMOS 输入电平转换为 E IA/TIA-232-E 电平。MAX232 的工作温度范围为 0至 70。图表 5MAX232 接口1C1+2V+电荷泵电路。由 1、2、3、4、5、6 脚和 4 只电容3C1-第一部分构成。功能是产生+12v 和-12v 两个电源，提供给4C2+RS-232 串口电平的需要5C2-6V-7T2OUT这些引脚构成两个数据通道。其中 13 脚、12 脚、8R2IN11 脚、14 脚为第一数据通道。8 脚、9 脚、10 脚、9R2OUT7 脚为第二数据通道。TTL/CMOS 数据从 T1IN、T10T2IN第二部分2IN 输入转换成 RS

28、-232 数据从 T1OUT、T2OUT 送11T1IN到电脑 DB9 插头；DB9 插头的 RS-232 数据从 R1I12RIOUTN、R2IN 输入转换成 TTL/CMOS 数据后从 R1OUT、13R1INR2OUT 输出。14T1OUT8中原工学院信息商务学院毕业论文（设计）第三部分15GND电源和地线16VCC主要特点l 单 5V 电源工作l LinBiCMOSTM 工艺技术l 两个驱动器及两个接收器l 30V 输入电平l 低电源电流：典型值是 8mAl 符合甚至优于 ANSI 标准 EIA/TIA-232-E 及 ITU 推荐标准 V.28l ESD 保护大于 MIL-STD-8

29、83 标准的 2000V图表 6MAX2322.4.STM32F101RBT基本型，32 位基于 ARM 核心的带闪存微控制器6 个 16 位定时器、ADC 、7 个通信接口l 核心ARM 32 位的 Cortex-M3CPU36MHz，高达 45DMips，1.25DMips/MHz单周期硬件乘法和除法加快计算l 存储器从 32K 字节至 128K 字节闪存程序存储器从 6K 字节至 16K 字节 SRAMl 时钟、复位和供电管理9中原工学院信息商务学院毕业论文（设计）2.0 至 3.6V 供电和 I/O 管脚上电/断电复位(POR/PDR)、可编程电压监测器(PVD)内嵌 4 至 16MH

30、z 高速晶体振荡器内嵌经出厂调校的 8MHz RC 振荡器内部 40kHz 的 RC 振荡器内嵌 PLL 供应 CPU 时钟内嵌使用外部 32kHz 晶体的 RTC 振荡器l 低功耗睡眠、停机和待机模式VBAT 为 RTC 和后备寄存器供电l 调试模式串行线调试(SWD)和 JTAG 接口l DMA7 通道 DMA 控制器支持的外设：定时器、ADC、SPI、IC 和 USARTl 1 个 12 位模数转换器，1us 转换时间(16 通道) 转换范围是 0 至 3.6V温度传感器l 多达 80*个快速 I/O 口51 个多功能双向 5V 兼容的 I/O 口所有 I/O 口可以映像到 16 个外部

31、中断l 多达 6 个定时器多达 3 个同步的 16 位定时器，每个定时器有多达 4 个用于输入捕获/输出比较/PWM或脉冲计数的通道2 个 16 位看门狗定时器(独立的和窗口型的)系统时间定时器：24 位的、带自动加载功能的、可变时钟源的递减计数器，提供时基功能l 多达 7 个通信接口多达 2 个 I2C 接口(SMBus/PMBus)多达 3 个 USART 接口（提供：智能卡 ISO7816 接口、LIN 主从能力、IrDA 能力10中原工学院信息商务学院毕业论文（设计）和调制解调器控制）多达 2 个 SPI 同步串行接口(18 兆位/秒)2 规格说明STM32F101xx 基本型系列使用

32、高性能的 ARM Cortex-M3 32 位的 RISC 内核，工作频率为 36MHz，内置高速存储器(高达 128K 字节的闪存和 16K 字节的 SRAM)，丰富的增强型外设和 I/O 端口联接到两条 APB 总线。所有型号的器件都包含 1 个 12 位的 ADC 和 3 个通用 16 位定时器，还包含标准的通信接口：2 个 IC、2 个 SPI 和 3 个 USART9。STM32F101xx 基本型系列工作于-40至+85的温度范围，2.0V 至 3.6V 的工作电压，一系列的省电模式满足低功耗应用的需求。完整的 STM32F101xx 基本型系列产品包括从 36 脚至 100 脚的

33、四种不同封装形式；根据不同的封装形式，器件中的外设配置不尽相同。下面给出了该系列产品中所有外设的基本介绍。表格 3器件功能和配置定闪存RAM12 位同（K时通信GPCPU工作工作外设（K器步 ADC封装字IO频率电压温度字节）通道数通SPIICUSART节）用32621122.0-40LQFSTM32136641051PF101Rx322316 通道MHz128163.6V+8564这些丰富的外设配置，使得 STM32F101xx 基本型系列微控制器适用于多种应用场合：l 应用控制和用户界面l 医疗和手持设备l PC 外设，游戏和 GPS 平台l 工业应用：可编程逻辑控制器、变频器、打印机和扫

34、描仪l 报警系统，视频对讲，和暖气通风空调系统使用 ARM的 Cortex-M3 内核并内嵌闪存和 SRAM：11中原工学院信息商务学院毕业论文（设计）ARM 的 Cortex-M3 处理器是最新一代的嵌入式 ARM 处理器，它为实现 MCU 的需要提供了低成本的平台、缩减的管脚数目、降低的系统功耗，同时提供卓越的计算性能和先进的中断系统响应。ARM 的 Cortex-M3 是 32 位的 RISC 处理器，提供额外的代码效率，在通常 8 和 16 位系统的存储空间上得到了 ARM 内核的高性能。STM32F101xx 基本型系列拥有内置的 ARM 核心，因此它与所有的 ARM 工具和软件兼容

35、。内置闪存存储器：高达 128K 字节的内置闪存存储器，用于存放程序和数据。内置 SRAM：多达 16K 字节的内置 SRAM，CPU 能以 0 等待周期访问(读/写)。嵌套的向量式中断控制器(NVIC)：STM32F101xx 基本型内置嵌套的向量式中断控制器，能够处理多达 43 个可屏蔽中断通道(不包括 16 个 Cortex-M3 的中断线)和 16 个优先级。l 紧耦合的 NVIC 能够达到低延迟的中断响应处理l 中断向量入口地址直接进入核心l 紧耦合的 NVIC 接口l 允许中断的早期处理l 处理晚到的较高优先级中断l 支持中断尾部链接功能l 自动保存处理器状态l 中断返回时自动恢复

36、，无需额外指令开销该模块以最小的中断延迟提供灵活的中断管理功能。外部中断/事件控制器(EXTI)：外部中断/事件控制器包含 19 个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件(上升沿或下降沿或双边沿)，能够单独地被屏蔽；有一个挂起寄存器维持所有中断请求的状态。EXTI 可以检测到脉冲宽度小于内部 APB2 时钟周期的外部信号。多达 80 个通用 I/O 口连接到 16 个外部中断线。时钟和启动：系统时钟的选择是在启动时进行，复位时内部 8MHz 的 RC 振荡器被选为默认的 CPU 时钟，随后可以选择外部的、具失效监控的 416MHz 时钟；当外部时钟失效时，它

37、将被隔离，同时会产生相应的中断。同样，在需要时可以采取对 PLL 时钟完全的中断管理(如12中原工学院信息商务学院毕业论文（设计）当一个外接的振荡器失效时)。具有多个预分频器用于配置 AHB 的频率、高速 APB(APB2)和低速 APB(APB1)区域。AHB 和 APB 的最高频率是 36MHz。在慢速模式下，AHB 的时钟可以显著的减小以减低功耗。自举模式：在启动时，自举管脚被用于选择三种自举模式中的一种：l 从用户闪存自举l 从系统存储器自举l 从 SRAM 自举自举加载器存放于系统存储器中，可以通过 USART 对闪存重新编程。供电方案：l VDD= 2.0 至 3.6V：DD V

38、管脚提供 I/O 管脚和内部调压器的供电。l VSSA ，VDD= 2.0 至 3.6V：为 ADC、复位模块、RC 振荡器和 PLL 的模拟部分提供供电。使用 ADC 时，VDD 不得小于 2.4V。l VBAT =1.8 至 3.6V：当(通过电源开关)关闭 VDD 时，为 RTC、外部 32kHz 振荡器和后备寄存器供电。供电监控器：内部集成了上电复位(POR)/掉电复位(PDR)电路，该电路始终处于工作状态，保证系统在供电超过 2V 时工作；当 VDD 低于设定的阀值(VPOR/PDR)时，置器件于复位状态，而不必使用外部复位电路。器件中还有一个可编程电压监测器(PVD)，它监视 VD

39、D 供电并与阀值 VPVD 比较，当 VDD 低于或高于阀值 VPVD 时将产生中断，中断处理程序可以发出警告信息或将微控制器转入安全模式。需要通过程序开启 PVD。电压调压器：调压器有三个操作模式：主模式(MR)、低功耗模式(LPR)和关断模式。l 主模式(MR)用于正常的运行操作。l 低功耗模式(LPR)用于 CPU 的停机模式。l 关断模式用于 CPU 的待机模式：调压器的输出为高阻状态，内核电路的供电切断，调压器处于零消耗状态(但寄存器和 SRAM 的内容将丢失)。该调压器在复位后始终处于工作状态，在待机模式下关闭处于高阻输出。低功耗模式：13中原工学院信息商务学院毕业论文（设计）ST

40、M32F101xx 基本型支持三种低功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。 睡眠模式在睡眠模式，只有 CPU 停止，所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。 停机模式在保持 SRAM 和寄存器内容不丢失的情况下，停机模式可以达到最低的电能消耗。在停机模式下，停止所有内部 1.8V 部分的供电，PLL、HSI 和 HSE 的 RC 振荡器被关闭，调压器可以被置于普通模式或低功耗模式。可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒，EXTI 信号可以是 16 个外部 I/O 口之一、PVD 的输出、RTC 闹钟或 USB 的唤醒信号

41、。 待机模式在待机模式下可以达到最低的电能消耗。内部的电压调压器被关闭，因此所有内部1.8V 部分的供电被切断；PLL、HSI 和 HSE 的 RC 振荡器也被关闭；进入待机模式后，SRAM和寄存器的内容将消失，但后备寄存器的内容仍然保留，待机电路仍工作。从待机模式退出的条件是：NRST 上的外部复位信号、IWDG 复位、WKUP 管脚上的一个上升边沿或 RTC 的闹钟到时。注：在进入停机或待机模式时，RTC、IWDG 和对应的时钟不会被停止。DMA ：灵活的 7 路通用 DMA 可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输；DMA 控制器支持环形缓冲区的管理，避免了控制器传输

42、到达缓冲区结尾时所产生的中断。每个通道都有专门的硬件 DMA 请求逻辑，同时可以由软件触发每个通道；传输的长度、传输的源地址和目标地址都可以通过软件单独设置。DMA 可以用于主要的外设：SPI、IC、USART、通用定时器 TIMx 和 ADC。RTC(实时时钟)和后备寄存器：RTC 和后备寄存器通过一个开关供电，在 Vdd 有效时该开关选择 Vdd 供电，否则由 BAT V 管脚供电。后备寄存器(10 个 16 位的寄存器)可以用于在 Vdd 消失时保存数据。实时时钟具有一组连续运行的计数器，可以通过适当的软件提供日历时钟功能，还具有闹钟中断和阶段性中断功能。RTC 的驱动时钟可以是一个使用外部晶体的 32.768kHz 的振荡器、内部低功耗 RC 振荡器或高速的外部时钟经 128 分频。内部低功耗 RC 振荡器的典型频率为 40kHz。为补偿天然晶体的偏差，RTC 的校准是通过输出一个 512Hz 的信号进14中原工学院信息商务学院毕业论文（设计）行。RTC 具有一个 32 位的可编程计数器，使用比较寄存器可以产生闹钟信号。有一个 20 位的预分频器用于时基时钟，默认情况下时钟为 32.768kHz 时它将产生一个 1 秒长的时间基准。独立的看门狗：独立的看