计算机组成原理选择题

1、 4、下列说法中不正确的是_。D A. 任何可以由软件实现的操作也可以由硬件来实现 B. 固件就功能而言类似于软件，而从形态来说又类似于硬件 C. 在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级 D. 面向高级语言的机器是完全可以实现的 7、在机器中， _的零的表示形式是唯一的。 B A. 原码 B. 补码 C. 反码 D. 原码和反码 9、针对 8 位二进制数，下列说法中正确的是 _。B A. 127 的补码为 10000000 B. 127 的反码等于 0的移码 B C. +1 的移码等于 127 的反码 D. 0 的补码等于 1 的反码 9、一个 8 位二进制整数采用补

2、码表示，且由 3 个“ 1”和 5 个“ 0”组成，则最小值为 _。B A. 127 B. 32 C. 125 D. 3 11、若某数 x 的真值为 0.1010，在计算机中该数表示为 1.0110，则该数所用的编码方法是 _码。 B A. 原 B. 补 C. 反 D. 移 12、长度相同但格式不同的 2 种浮点数，假定前者阶段长、尾数短，后者阶段短、尾数长，其他规定均相 同 ,则它们可表示的数的围和精度为 _。 B A. 两者可表示的数的围和精度相同 B. 前者可表示的数的围大但精度低 C. 后者可表示的数的围大且精度高 D. 前者可表示的数的围大且精度高 13、某机字长 32 位，采用定点

3、小数表示，符号位为 1 位，尾数为 31 位，则可表示的最大正小数为 _， 最小负小数为 _。 D A. +(2 31 1) B. (1 2-32) C. +(1 2-31) +1 D. (1 2-31) 1 14、运算器虽有许多部件组成，但核心部分是 _。 B A. 数据总线 B. 算数逻辑运算单元 C. 多路开关 D. 通用寄存器 16、在定点运算器中，无论采用双符号位还是单符号位，必须有 _，它一般用 _来实现。 C A. 译码电路，与非门 B. 编码电路，或非门 C. 溢出判断电路，异或门 D. 移位电路，与或非门 19、下溢指的是 _。A A. 运算结果的绝对值小于机器所能表示的最小

4、绝对值 B. 运算的结果小于机器所能表示的最小负数 C. 运算的结果小于机器所能表示的最小正数 D. 运算结果的最低有效位产生的错误 20、存储单元是指 _。B A. 存放一个二进制信息位的存储元 C. 存放一个字节的所有存储元集合 B. 存放一个机器字的所有存储元集合 D. 存放两个字节的所有存储元集合 21、和外存储器相比，存储器的特点是 _。 C A. 容量大、速度快、成本低 B. 容量大、速度慢、成本高 C. 容量小、速度快、成本高 D. 容量小、速度快、成本低 22、某计算机字长 16 位，存储器容量 64KB，若按字编址，那么它的寻址围是 _。B A. 64K B. 32K C.

5、64KB D. 32KB 23、某 DRAM 芯片，其存储容量为512K8 位，该芯片的地址线和数据线数目为_。C A. 8，512 B. 512， 8 C. 18，8 D. 19， 8 24、某计算机字长 32 位，其存储容量为 4MB ，若按字编址，它的寻址围是 _。D A. 1M B. 4MB C. 4M D. 1MB 25、主存储器和 CPU 之间增加 Cache 的目的是 _。A A. 解决 CPU 和主存之间的速度匹配问题 B. 扩大主存储器的容量 C. 扩大 CPU 用寄存器的数量 D. 既扩大主存容量又扩大 CPU 通用寄存器数量 26、 EPROM 是指 _。D A. 只读存

6、储器 C. 可编程只读存储器 B. 随机存储器 D. 可擦写可编程只读存储器 27、寄存器间接寻址方式中，操作数处在 _。 B A. 通用寄存器 B. 存单元 C. 程序计数器 D. 堆栈 28、扩展操作码是_。 D A. 操作码字段外辅助操作字段的代码 B. 操作码字段中用来进行指令分类的代码 C. 指令格式中的操作码 D. 一种指令优化技术，不同地址数指令可以具有不同的操作码长度 29、指令系统中采用不同寻址方式的目的主要是_。B A. 实现存储程序和程序控制 B. 缩短指令长度、扩大寻址空间、提高编程灵活性 C. 可以直接访问外存 D. 提供扩展操作码的可能并降低指令译码难度 30、单地

7、址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外， 另一个数常采用 _。 C A. 堆栈寻址模式 C. 隐含寻址方式 B. 立即寻址方式 D. 间接寻址方式 31、对某个寄存器中操作数的寻址方式称为 _寻址。 C A. 直接 B. 间接 C. 寄存器 D. 寄存器间接 32、寄存器间接寻址方式中，操作数处在 _。 B A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 33、变址寻址方式中，操作数的有效地址等于 _。 C A. 基值寄存器容加上形式地址 (位移量 ) B. 堆栈指示器容加上形式地址 C. 变址寄存器容加上形式地址 D. 程序计数器容加上形式地址 34、程

8、序控制类指令的功能是 _。D A. 进行算术运算和逻辑运算 B. 进行主存与 CPU 之间的数据传送 C. 进行 CPU 和 I/O 设备之间的数据传送 D. 改变程序执行的顺序 36、异步控制方式常用于_作为其主要控制方式。A A. 在单总线结构计算机中访问主存与外设时 B. 微型机的 CPU 控制中 C. 组合逻辑控制的 CPU 中 D. 微程序控制器中 37、在一个微周期中 _。D A. 只能执行一个微操作 B. 能执行多个微操作，但它们一定是并行操作的 C. 能顺序执行多个微操作 D. 只能执行相斥性的操作 39、在 CPU 中跟踪指令后继地址的寄存器是_。B A. C. 主存地址寄存

9、器 指令寄存器 B. 程序计数器 D. 状态寄存器 40、中央处理器是指 _。C A. 运算器 C. 运算器和控制器 42、微程序控制器中，机器指令与微指令的关系是 B. 控制器 D. 运算器、控制器和主存储器 _。 B A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段用微指令编成的微程序来解释执行 C. 一段机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成 43、为了确定下一条微指令的地址，通常采用断定方式，其基本思想是_。C A. 用程序计数器 PC 来产生后继续微指令地址 B. 用微程序计数器 PC来产生后继微指令地址 C. 通过微指令控制字

10、段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址 D. 通过指令中指令一个专门字段来控制产生后继微指令地址 44、就微命令的编码方式而言，若微操作命令的个数已确定，则_。 B A. 直接表示法比编码表示法的微指令字长短 B. 编码表示法比直接表示法的微指令字长短 C. 编码表示法与直接表示法的微指令字长相等 D. 编码表示法与直接表示法的微指令字长大小关系不确定 45、下列说法中正确的是_。B A. 微程序控制方式和硬布线控制方式相比较，前者可以使指令的执行速度更快 B. 若采用微程序控制方式，则可用 PC取代 PC C. 控制存储器可以用掩模 ROM 、 EPROM 或闪速存储

11、器实现 D. 指令周期也称为 CPU 周期 46、系统总线中地址线的功用是。C A. 用于选择主存单元 B. 用于选择进行信息传输的设备 C. 用于指定主存单元和 I/O 设备接口电路的地址 D. 用于传送主存物理地址和逻辑地址 47、数据总线的宽度由总线的 定义。 A A. 物理特性 B. 功能特性 C. 电气特性 D. 时间特性 48、在单机系统中，多总线结构的计算机的总线系统一般由 组成。 A A. 系统总线、存总线和 I/O 总线 B. 数据总线、地址总线和控制总线 C. 部总线、系统总线和 I/O 总线 D. ISA 总线、 VESA 总线和 PCI 总线 49、下列述中不正确的是

12、。A A. 总线结构传送方式可以提高数据的传输速度 B. 与独立请求方式相比，链式查询方式对电路的故障更敏感 C. PCI 总线采用同步时序协议和集中式仲裁策略 D. 总线的带宽即总线本身所能达到的最高传输速率 50、中断发生时，由硬件更新程序计数器PC，而不是由软件完成，主要是为了 _。C A. 能进入中断处理程序并正确返回源程序 B. 节省容 C. 提高处理机的速度 D. 使中断处理程序易于编址，不易出错 51、在 I/O 设备、数据通道、时钟和软件这 4 项中，可能成为中断源的是 _。D A. I/O 设备 B. I/O 设备和数据通道 C. I/O 设备、数据通道和时钟 D. I/O

13、设备、数据通道、时钟和软件 52、单级中断与多级中断的区别是_。 A A. 单级中断只能实现单中断，而多级中断可以实现多重中断 B. 单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断 C. 单级中断处理机只通过一根外部中断请求线接到它的外部设备系统； 而多级中断， 每一个 I/O 设备 都有一根专用的外部中断请求线 53、在单级中断系统中， CPU 一旦响应中断，则立即关闭 _标志，以防止本次中断服务结束前同级 的其他中断源产生另一次中断进行干扰。 A A. 中断允许 B. 中断请求 C. 中断屏蔽 54、为了便于实现多级中断，保存现场信息最有效的方法是采用 _。B A. 通用寄存

14、器 B. 堆栈 C. 储存器 D. 外存 55、为实现 CPU 与外部设备并行工作，必须引入的基础硬件是 _。 A A. 缓冲器 B. 通道 C. 时钟 D. 相联寄存器 56、中断允许触发器用来 _。 D A. 表示外设是否提出了中断请求 B. CPU 是否响应了中断请求 C. CPU 是否在进行中断处理D. 开放或关闭可屏蔽硬中断 57、采用 DMA 方式传递数据时，每传送一个数据就要占用一个_时间。 C A. 指令周期B. 机器周期C. 存储周期D. 总线周期 58、周期挪用方式常用于 _方式的输入 /输出中。 A A. DMA 59、通道是重要的 I/O B. 中断C. 程序传送 方式

15、，其中适合连接大量终端及打印机的通道是 D. 通道 _。 C A. 数组多路通道 B. 选择通道 C. 字节多路通道 60、磁表面存储器不具备的特点是 _。C A. 存储密度高 B. 可脱机保存 C. 速度快 D. 容量大 61、计算机的外部设备是指 _。 D A. 输入 /输出设备 B. 外存设备 C. 远程通信设备 D. 除了 CPU 和存以外的其他设备 62、在微型机系统中外部设备通过 _与主板的系统总线相连接。 B A. 累加器 B. 设备控制器 C. 计数器 D. 寄存 1. 没有外存储器的计算机监控程序可以存放在( B ) 。 A RAM B ROM C RAM和 ROM D CP

16、U 2. 完整的计算机系统应包括（ D）。 A运算器存储器控制器 B外部设备和主机 C主机和使用程序 D配套的硬件设备和软件系统 3. 在机器数（ BC ）中，零的表示形式是唯一的。 A原码B补码C 移码D反码 4. 在定点二进制运算器中，减法运算一般通过（D）来实现。 A原码运算的二进制减法器B补码运算的二进制减法器 C原码运算的十进制加法器D补码运算的二进制加法器 5. 某寄存器中的值有时是地址，因此只有计算机的（ C ）才能识别它。 A 译码器 B 判断程序 C 指令 D 时序信号 6. 下列数中最小的数为（ C ）。 A（ 101001）2 B （ 52）8 C（ 101001）BCD

17、 D（ 233 ）16 7. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（ C ）。 A阶符与数符相同为规格化数 B阶符与数符相异为规格化数 C数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数 8. 补码加减法是指（C ）。 A操作数用补码表示，两数尾数相加减，符号位单独处理，减法用加法代替 B操作数用补码表示，符号位与尾数一起参与运算，结果的符号与加减相同 C操作数用补码表示，连同符号位直接相加减，减某数用加某数的补码代替，结果的符号在运 算中形成 D操作数用补码表示，由数符决定两尾数的操作，符号位单独处理 9. 运算器虽然由许多部件组成

18、，但核心部件是（B）。 A数据总线B算术逻辑运算单元 C多路开关D累加寄存器 10.指令系统中采用不同寻址方式的目的主要是（B）。 A实现存储程序和程序控制 B缩短指令长度，扩大寻址空间，提高编程灵活性 C可以直接访问外存 D提供扩展操作码的可能并降低指令译码难度 11. 指令的寻址方式有顺序和跳转两种方式，采用跳转寻址方式，可以实现（ D ）。 A 堆栈寻址 B 程序的条件转移 C 程序的无条件转移 D 程序的条件转移或无条件转移 12. 微程序控制器中，机器指令与微指令的关系是（ B ）。 A每一条机器指令由一条微指令来执行 B每一条机器指令由一段由微指令编程的微程序来解释执行 C一段机器

19、指令组成的程序可由一条微指令来执行 D一条微指令由若干个机器指令组成 13.用以指定将要执行的指令所在地址的是（B）。 A 指令寄存器B程序计数器C数据寄存器D累加器 14.常用的虚拟存储系统由（B）两级存储器组成，其中辅存是大容量的磁表面存储器。 Acache- 主存B 主存 - 辅存C cache- 辅存D通用寄存器 -cache 15. RISC 访指令中，操作数的物理位置一般安排在（D ）。 A栈顶和次栈顶 B C一个主存单元和一个通用寄存器 两个主存单元 D 两个通用寄存器 16.CPU中跟踪指令后继地址的寄存器是（ C）。 A地址寄存器 B指令计数器 C程序计数器 D 指令寄存器

20、17. 单级中断系统中， CPU一旦响应中断，立即关闭（ C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 A中断允许 B中断请求 C中断屏蔽 D DMA请求 18.下面操作中应该由特权指令完成的是（ B）。 A设置定时器的初值B从用户模式切换到管理员模式 C开定时器中断D关中断 19.主存贮器和CPU之间增加 cache 的目的是（A）。 A解决 CPU和主存之间的速度匹配问题 B扩大主存贮器容量 C扩大 CPU用寄存器的数量 D既扩大主存贮器容量，又扩大CPU用寄存器的数量 20. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用

21、（C）。 A堆栈寻址方式 B立即寻址方式 C隐含寻址方式 D 间接寻址方式 21.为了便于实现多级中断，保存现场信息最有效的办法是采用（ A 通用寄存器B堆栈C 存储器D外存 B）。 22.某 DRAM芯片，其存储容量为512K8 位，该芯片的地址线和数据线的数目是（ A8512B5128C188D198 D）。 解析： 存的地址线跟存的容量有关，类似于有1 万个人有，就至少得5 位一样，只不过区别是电脑部用 二进制而不是十进制。存的容量有多少，是用多少个二进制数表示，那么地址线的条数就是多少个，比 如容量是4 位的，用两个2 进制数表述，那么地址线就是2 条， 8 位的，用三个2 进制数表示

22、，地址线 就应该是3 条，这样推下来，容容量是能用多少个二进制数表示，相当于1 个二进制数的2 的多少次， 那么地址条数就是多少。512k 应该指的是512KB，相当于 4Mb（按照 1 比 8 换算），需要用22 位二进制 数表示，相当于2 的 22 次，所以用22 条地址线。数据线指一次传输的数据的宽度，8 位的宽度应该用 8 根数据线。 23. 定点运算器用来进行（ B ）。 A十进制加法运算 B定点数运算 C浮点数运算 D既进行定点数运算也进行浮点数运算 24. 直接间接立即 3 种寻址方式指令的执行速度，由快至慢的排序是（ C ）。 A直接立即间接 B直接间接立即 C立即直接间接 D

23、立即间接直接 25.寄存器间接寻址方式中，操作数处在（B）。 A通用寄存器B主存单元 C程序计数器D堆栈 26. 微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是 断定方式，其基本思想是（C ）。A用程序计数器 PC来产生后继微指令地址 B用微程序计数器PC来产生后继微指令地址 C通过微指令顺序控制地段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地 址 D通过指令中指定一个专门字段来控制产生后继微指令地址 27. 两补码相加，采用 1 位符号位，当（ D ）时，表示结果溢出。 A. 符号位有进位 B. 符号位进位和最高数位进位异或结果为 0 C

24、. 符号位为 1 D. 符号位进位和最高数位进位异或结果为 1 28. 某单片机字长 32 位，其存储容量为 4MB。若按字编址，它的寻址围是（ A ）。 A1M B 4MB C 4M D 1MB 解析问题： 1某计算机字长为32 位 , 其存储容量为16MB,若按双字编址, 它的寻址围是多少 2某机字长为32 位 , 存储容量为64MB,若按字节编址 . 它的寻址围是多少? 解答： B 为 我的方法是全部换算成1 位 2 进制的基本单元来算。先计算总容量，如第一题中是16mb中，一 8 位，也就是8 个一位基本单元组成，16M=224 位 =224 个一位基本单元。所以总的基本单元是 224

25、*8 。 一个字长是n 位，就是说一个字是由n 个一位基本单元组成。按照字来编址就是说由一个字所 包含的一位基本单元的个数作为一个地址单元，它对应一个地址。同理，双字编址就是两个字所包含的 的基本单元数作为一个地址单元。由于一个字节（1B）永远是 8 位，所以按字节编址永远是8 个一位基 本单元作为一个地址单元。寻址围就是说总共有多少个这样的地址。 第一题中一个字长是32 位，对于按字编址来说一个地址单元有32 个基本单元，按双字编址则 是一个地址单元有64 个，按字节是8 个，总容量是 224*8 个。所以按字编址的地址数是224*8/32个， 按双字是224*8/64个，按字节是224*8

26、/8个。因此，第一题答案是221=2M。 同理，第二题答案是226*8/8=226=64M 。 29.某 SRAM芯片，其容量为 1M 8 位，除电源和接地端外，控制端有 E 和 R/W#，该芯片的管脚引出线 数目是（D）。 A20B28C 30 D32 这个题目其实就是要计算地址总线和数据总线的引脚数。 既然是 8 位宽带，那数据线引脚就要8 个， 1M个存储单元需要20 根地址线，因为2 的 20 次方 等于 1M，所以这个芯片的引脚数目至少为1+1+1+1+8+20=32（电源 +地+E+R/W+数据线 +地址线） 30. 存储单元是指（ B ）。 A存放 1 个二进制信息位的存储元 B

27、 存放 1 个机器字的所有存储元集合 C存放 1 个字节的所有存储元集合 D 存放 2 个字节的所有存储元集合 31. 指令周期是指（ C ）。 ACPU从主存取出一条指令的时间 BCPU执行一条指令的时间 CCPU从主存取出一条指令加上执行一条指令的时间 D时钟周期时间 32.中断向量地址是（C）。 A子程序入口地址B中断服务程序入口地址 C中断服务程序入口地址指示器D例行程序入口地址 33.从信息流的传输速度来看，（A）系统工作效率最低。 A单总线B 双总线C三总线D多总线 34. 同步控制是（ C ）。 A只适用于 CPU控制的方式 B 只适用于外围设备控制的方式 C由统一时序信号控制的

28、方式 D 所有指令执行时间都相同的方式 35. 采用 DMA方式传送数据时，每传送一个数据，就要占用一个（ C ）的时间。 A指令周期 B 机器周期 C存储周期D 总线周期 36. 计算机硬件能直接执行的是（C ）。 A符号语言B汇编语言C机器语言D 机器语言和汇编语言 37. 运算器的核心部件是（ C ）。 A数据总线 B 数据选择器 C 算术逻辑运算部件 D 累加寄存器 38. 对于存储器主要作用，下面说法是正确（ C ）。 A存放程序 B 存放数据 C 存放程序和数据 D 存放微程序 39. 至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是（ C ）。 A节约元件 B 运算速度

29、快 C 物理器件性能决定 D信息处理方便 40. CPU中有若干寄存器，其中存放存储器中数据的寄存器是（ A ）。 A地址寄存器 B程序计数器 C 数据寄存器 D 指令寄存器 41. CPU中有若干寄存器，其中存放机器指令的寄存器是（ D ）。 A地址寄存器 B 程序计数器 C 指令寄存器 D 数据寄存器 42. CPU中有若干寄存器，存放 CPU将要执行的下一条指令地址的寄存器是（ C ）。 A地址寄存器 B 数据寄存器 C 程序计数器 D指令寄存器 43. CPU中程序状态寄存器中的各个状态标志位是依据（ C ）来置位的。 ACPU已执行的指令 B CPU将要执行的指令 C算术逻辑部件上次

30、的运算结果 D 累加器中的数据 44. 为协调计算机各部件的工作，需要（ B ）来提供统一的时钟。 A总线缓冲器 B 时钟发生器 C 总线控制器 D 操作命令发生器 45. 能发现两位错误并能纠正一位错的编码是( A ) 。 A海明码B CRC码C偶校验码D奇校验码 46.下列存储器中，速度最慢的是（C）。 A半导体存储器B光盘存储器C磁带存储器D硬盘存储器 47. 下列部件设备中，存取速度最快的是( B ) 。 A光盘存储器 BCPU的寄存器C软盘存储器 D 硬盘存储器 48. 某一 SRAM芯片，容量为 16K1 位，则其地址线条数下面哪项正确 ( C ) 。 A18 根 B 16K根 C

31、14根 D22 根 49. 计算机的存储器采用分级存储体系的目的是（ D ）。 A便于读写数据 B 减小机箱的体积 C便于系统升级D 解决存储容量价格与存取速度间的矛盾 50. 在 Cache 的地址映射中，若主存中的任意一块均可映射到 Cache 的任意一快的位置上，下面哪项符 合这种特点（ B ）。 A直接映射 B全相联映射 C 组相联映射 D 混合映射 51. 指令系统中采用不同寻址方式的目的主要是（ B ）。 A. 实现程序控制和快速查找存储器地址 B. 缩短指令长度，扩大寻址空间，提高编程灵活性 C. 可以直接访问主存和外存 D. 降低指令译码难度 52. CPU组成中不包括（ D

32、）。 A指令寄存器B地址寄存器C指令译码器D地址译码器 53. 程序计数器 PC在下面（ C ）部件中。 A运算器 B存储器 C 控制器 D I/O 接口 54. CPU通用寄存器的位数取决于（ B ）。 A存储器容量 B机器字长 C 指令的长度 DCPU的管脚数 55. 以硬件逻辑电路方式构成的控制器又称为（ B ）。 A存储逻辑型控制器 B组合逻辑型控制器 C 微程序控制器D 运算器 56. 直接转移指令的功能是将指令中的地址代码送入（ C ）部件中。 A累加器 B 地址寄存器 CPC寄存器 D 存储器 57.状态寄存器用来存放（B）。 A算术运算结果B算术逻辑运算及测试指令的结果状态 C

33、运算类型D逻辑运算结果 58. 微程序放在（D ）。 A指令寄存器 B RAM C 存 D 控制存储器 59.主机，外设不能并行工作的方式是（ B）。 A中断方式 B程序查询方式 C通道方式 DDMA方式 60.禁止中断的功能可由（D）来完成。 A中断触发器B 中断禁止触发器 C中断屏蔽触发器D中断允许触发器 61.在微机系统中，主机与高速硬盘进行数据交换一般用（C）。 A程序中断控制B程序直接控制C DMA方式D通道方式 62. DMA方式数据的传送是以 ( C ) 为单位进行的。 A字节B 字C数据块D位 63. DMA方式在 ( A ) 之间建立的直接数据通路。 A主存与外设B CPU与

34、外设C外设与外设D CPU与主存 64. 诺依曼机工作方式的基本特点是（B ）。 A多指令流单数据流B按地址访问并顺序执行指令 C堆栈操作D存储器按部选择地址 65. 针对 8 位二进制数，下列说法中正确的是 ( B ) 。 A 127 的补码为 10000000 B 127 的反码等于 0 的移码 C 1 的移码等于 127 的反码 D0 的补码等于 1 的反码 66.计算机系统中采用补码运算的目的是为了（ C）。 A与手工运算方式保持一致B提高运算速度 C简化计算机的设计D提高运算的精度 67. 长度相同但格式不同的 2 种浮点数，假设前者阶码长尾数短，后者阶码短尾数长，其他规定均 相同，

35、则它们可表示的数的围和精度为（B ）。A两者可表示的数的围和精度相同B前者可表示的数的围大但精度低C后者可表示的数的围大且精度高D前者可表示的数的围大且精度高 68. 在浮点数原码运算时，判定结果为规格化数的条件是（ D ）。 A阶的符号位与尾数的符号位不同 B尾数的符号位与最高数值位相同 C尾数的符号位与最高数值位不同 D尾数的最高数值位为 1 69. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（ C ）。 A阶符与数符相同 B阶符与数符相异 C数符与尾数小数点后第1 位数字相异 D数符与尾数小数点后第1 位数字相同 70.在定点运算器中，无论采用双符号位还是单符号位，必须有（

36、C），它一般用（）来实现。 A译码电路，与非门B编码电路，或非门 C溢出判断电路，异或门D移位电路，与或非门 71. 存储周期是指（ C ）。 A存储器的读出时间B存储器的写入时间 C存储器进行连续读和写操作所允许的最短时间间隔 D存储器进行连续写操作所允许的最短时间间隔 72. 和外存储器相比，存储器的特点是（ C ）。 A容量大，速度快，成本低 B容量大，速度慢，成本高 C容量小，速度快，成本高 D容量小，速度快，成本低 73. 某计算机字长 16 位，它的存储容量 64KB，若按字编址，那么它的寻址围是（ B ）。 A 0 64K B 0 32K C 0 64KB D032KB 74.

37、某 SRAM芯片，其存储容量为 64K 16 位，该芯片的地址线和数据线数目为（ D ）。 A 64,16 B16,64 C 64,8 D16,16 75. 某 DRAM芯片，其存储容量为 512K8 位，该芯片的地址线和数据线数目为（ D ）。 A 8,512 B512,8 C 18,8 D19，8 76. 某机字长 32 位，存储容量 1MB，若按字编址，它的寻址围是（C ）。 A 0 1M B 0 512KB C0 256K D0256KB 77. 某计算机字长 32 位，其存储容量为 4MB，若按字编址，它的寻址围是（ A ）。 A 01M B04MB C0 4M D 01MB 78.

38、 某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址围是（ C ）。 A 0 4MB B 02MB C0 2M D 01MB 79.某计算机字长为为32 位，其存储容量为16MB，若按双字编址，它的寻址围是（B）。 A 0 16MBB 08MC 0 8MBD 016MB 80. 某 SRAM芯片，其容量为 5128 位，加上电源端和接地端， 该芯片引出线的最小数目应为 （ D ）。 A 23B 25C 50D19 81.在虚拟存储器中，当程序在执行时，（D）完成地址映射。 A程序员B编译器C装入程序D操作系统 82. 虚拟段页式存储管理方案的特点为 ( D ) 。 A空间浪费

39、大存储共享不易存储保护容易不能动态连接 B空间浪费小存储共享容易存储保护不易不能动态连接 C空间浪费大存储共享不易存储保护容易能动态连接 D空间浪费小存储共享容易存储保护容易能动态连接 83.在 cache 的地址映射中，若主存中的任意一块均可映射到cache 的任意一块的位置上，则这种方法 称为(A)。 A全相联映射B直接映射C组相联映射D混合映射 84. 对某个寄存器中操作数的寻址方式称为( C ) 寻址。 A直接B间接C寄存器D寄存器间接 85. 变址寻址方式中，操作数的有效地址等于( C ) 。A基值寄存器容加上形式地址（位移量）B堆栈指示器容加上形式地址C变址寄存器容加上形式地址D程序计数器容加上形式地址 86. 堆栈寻址方式中，设 A 为累加器， SP 为堆栈指示器， Msp为 SP 指示的栈顶单元，如果进栈操作的 动作是： (A) Msp,(SP) 1 SP，那么出栈操作的动作应为( B) 。 A (Msp) A,(SP)+1 SPB (SP)+1 SP,(Msp) A C (SP) 1 SP,(Msp) AD (Msp) A,(SP) 1SP 87. 运算型指令的寻址与转移性指令的寻址不同点在于( A ) 。A前者取操作数，后者决定程序转移地址B后者取操作数，前者决定程序转移地址C前者是短指令，后者是长指令D前者是长指令，后者是短指令 88.中央处理器是指(C)