数字电子技术基础课件：3.9 组合逻辑电路中的竞争与冒险

1、数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 3.9 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险 前面讨论组合逻辑电路的工作时，都是在输前面讨论组合逻辑电路的工作时，都是在输 入输出处于稳定的状态下进行的。入输出处于稳定的状态下进行的。 实际上，由于电路的延迟，使逻辑电路在实际上，由于电路的延迟，使逻辑电路在 信号变化的瞬间可能出现错误的逻辑输出，从信号变化的瞬间可能出现错误的逻辑输出，从 而引起逻辑混乱。而引起逻辑混乱。 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 由于竞争而使电路输出由于竞争而使电路输出产生尖峰脉冲的现象叫做冒险产生尖峰脉冲的现象叫做

2、冒险 现象，简称险象。现象，简称险象。 在组合电路中，某一输入变量经不同途径传输后，到达在组合电路中，某一输入变量经不同途径传输后，到达 电路中某一会合点的时间有先有后，这种现象称为竞争。电路中某一会合点的时间有先有后，这种现象称为竞争。 3.9.1 竞争冒险现象及原因竞争冒险现象及原因 (1) 竞争与冒险现象说明竞争与冒险现象说明 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 对于图示电路对于图示电路 b. 如果考虑门的延迟，但忽略信号的前后沿。如果考虑门的延迟，但忽略信号的前后沿。 其输出函数为其输出函数为 a. 在理想情况，即不考虑门的信在理想情况，即不考虑门的信 号延迟和

3、信号的上下沿。号延迟和信号的上下沿。 当当B=C=1时，时， 应有应有F=A+A=1，即不管，即不管A如何变化，如何变化， 输出输出F恒为高。恒为高。 F=AB+AC 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 假定各门的延迟时间均为假定各门的延迟时间均为tpd 输入输出信号波形输入输出信号波形 在输出端产生了一种宽在输出端产生了一种宽 度很窄的脉冲，度很窄的脉冲， 人们形象地人们形象地 称其为毛刺。称其为毛刺。 这种输出是由竞争所造这种输出是由竞争所造 成的错误输出。成的错误输出。 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 门的延迟时间门的延迟时间tpd越大

4、，则输出出现的脉冲越宽。越大，则输出出现的脉冲越宽。 输出出现的这种脉冲不是逻辑表达式所预期的，但在输出出现的这种脉冲不是逻辑表达式所预期的，但在 实际电路中是可能存在的。实际电路中是可能存在的。 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 竞争是经常发生的，但不一定都会产生毛刺。所以竞争不竞争是经常发生的，但不一定都会产生毛刺。所以竞争不 一定造成危害。但一旦出现了毛刺，若下级负载一定造成危害。但一旦出现了毛刺，若下级负载(特别是时序电特别是时序电 路路)对毛刺敏感，则毛刺将使负载电路发生误动作。对毛刺敏感，则毛刺将使负载电路发生误动作。 (2) 冒险现象的类型冒险现象的类型

5、 a) 1险象险象 在输入信号变化前后，稳态的输出均为在输入信号变化前后，稳态的输出均为1，且在，且在1的输的输 出上出现一个负向窄脉冲出上出现一个负向窄脉冲(即输出为即输出为101)。这种险象称。这种险象称 为静态为静态1险象。险象。 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 1险象险象(输出负脉冲输出负脉冲) (B=C=1时）时） 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 b) 0险象险象 在输入信号变化前后，稳态的输出均为在输入信号变化前后，稳态的输出均为0，且在，且在0的输的输 出上出现一个正向窄脉冲出上出现一个正向窄脉冲(即输出为即输出为010)。

6、这种险象称。这种险象称 为静态为静态0险象。险象。 0险象险象(输出正脉冲输出正脉冲) (B=C=0时）时） 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 3.9.2 险象的识别和消除方法险象的识别和消除方法 1. 险象的识别险象的识别 (1) 代数法代数法 首先，找出具有竞争能力的变量；首先，找出具有竞争能力的变量； XXF XXF 静态静态1险象险象(如如X从从1 0) 静态静态0险象险象(如如X从从0 1) 然后逐次改变其它变量，若得到的表达式，为下列形然后逐次改变其它变量，若得到的表达式，为下列形 式之一，则有险象存在。式之一，则有险象存在。 数字电子技术基础数字电子技术

7、基础 上页上页下页下页返回返回 解解 由函数可看出变量由函数可看出变量A和和C具有竞争能力，且有具有竞争能力，且有 _ CABAACF 例例1 判断判断 是否存在冒险现象。是否存在冒险现象。 AFBC 00 AFBC 01 AFBC 10 AAFBC 11 CFAB 00 101 FAB CFAB 10 CFAB 11 由上可看出，当由上可看出，当B=C=1时将产生时将产生1险象。险象。 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 例例2 判断判断 的冒险情况。的冒险情况。 A变量变量 C变量变量 由上可看出，当由上可看出，当B=C=0和和A=B=0 时将产生时将产生 0险象。

8、险象。 解解 变量变量A、C具有竞争能力，冒险判别如下：具有竞争能力，冒险判别如下： )()(CABACAF AAFBC 00 001 FBC AFBC 10 111 FBC CCFAB 00 CFAB 01 010 FAB 111 FAB 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 （2） 卡诺图法卡诺图法 如果两卡诺圈相切，而相切处又未被其它卡诺圈包围，如果两卡诺圈相切，而相切处又未被其它卡诺圈包围， 则可能发生冒险现象。则可能发生冒险现象。 判断的方法：判断的方法： 图上两卡诺圈相切，当输入变量图上两卡诺圈相切，当输入变量ABC由由111变为变为110时，时，F 从一个卡

9、诺圈进入另一个卡诺圈，若把圈外函数值视为从一个卡诺圈进入另一个卡诺圈，若把圈外函数值视为0，则，则 函数值可能按函数值可能按1 - 0 - 1变化，从而出现毛刺。变化，从而出现毛刺。 如图所示如图所示 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 2. 险象的消除险象的消除 (1) 修改逻辑设计修改逻辑设计(增加冗余项增加冗余项) 增加多余项增加多余项BC即是在卡诺图上两卡诺圈相切处增加了一个即是在卡诺图上两卡诺圈相切处增加了一个BC圈。圈。 式式 F=AC+AB，在，在B=C=1时，时，F=A+A 将产生将产生 “1” 险象。险象。 若增加多余项若增加多余项BC，使，使 则当则

10、当B=C=1 时，时，F恒为恒为1， 所以消除了冒险。所以消除了冒险。 BCBAACF 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 (2) 引入选通脉冲引入选通脉冲 由于险象仅发生在输入信号变化的瞬间，因此在这段时由于险象仅发生在输入信号变化的瞬间，因此在这段时 间内先将门封住，待电路进入稳态后，间内先将门封住，待电路进入稳态后， 再加选通脉冲选取输再加选通脉冲选取输 出结果。即可消除现象。出结果。即可消除现象。 利用选通法消除冒险利用选通法消除冒险 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 (3) 输出端接滤波电容输出端接滤波电容 由于险象产生的尖峰脉冲一般都很窄，所以在输出端加由于险象产生的尖峰脉冲一般都很窄，所以在输出端加 一滤波电容一滤波电容CF，可有效地削弱尖峰脉冲幅度。，可有效地削弱尖峰脉冲幅度。 CF取值越大，滤波效果越好，但却会使正常输出信号前取值越大，滤波效果越好，但却会使正常输出信号前 后沿变坏。故参数要选择合适，一般由实验确定。后沿变坏。故参数要选择合适，一般由实验确定。 (a) 未加滤波电容的输出未加滤波电容的输出 (b) 加滤波电容后的输出加滤波电容后的输出 加电容消加电容消 除险象除险象 数字电子技术基础数字电子技术基础 上页上页下页下页返回返回 加选通脉冲则是行之有效的方法。目