数字电子技术课程设计数字钟的设计

1、课题名称 数字钟设计 所在院系 机械电子工程学院 班 级 09自动化（1）班 学 号 200910320104 姓 名 指导老师 时 间 2011年12月20日 景德镇陶瓷学院数字电子技术课程设计任务班级：09自动化（1）班 姓名 陈志平 指导教师：曹利钢 2011年12月20日设计题目：数字钟的设计设计任务和要求功能要求：1.可通过数码管同时显示小时、分钟、秒。 2.电路具有校时功能。设计成果设计说明书一份电路图一份参考资料教研室主任签字： 年 月 日目录1、 总体方案与原理说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2、 . . . .42、 振荡器及分频器. . . . . . . . . . . . . . . . . . .53、 时、分、秒计数电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .64、 译码显示电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75、 校时电路. . . . . . . . . . . . . . . . . . . . . . . . . . .86

3、、 整点报时电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97、 总体电路原理相关说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108、 总体电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119、 元件清单；. . . . . .

4、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1210、 参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1311、 设计心得体会. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141、 总体方案与原理说明数字时钟一般由6个部分组成，其

5、中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器，译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器构成。其原理框图如图1所示。时显示器时译码器时计数器分显示器分译码器分计数器秒显示器秒译码器秒计数器校时电路分频器振荡器整点报时电路2、振荡器及分频器 石英晶体的振荡频率为4 mhz，不能用来作为数字时钟的输入信号，必须将它变为1s的脉冲信号。所以，还要对时钟进行分频。由图2可知，4mhz晶振的输出送到u1芯片分频。u1芯片选用m

6、ci4064 14级二分频器，由输出端q14得到214分频的脉冲信号，fq144 mhz/214=4 mhz/16384244.141hz。再经u2（仍选用mci4060）芯片进行28分频，由输出端q8可得到周期为1s的脉冲信号，fq8244.141hz/2560.594hz，其周期为1/ fq8=1/0.594hz1.048s。可以用u1芯片的q12、q13端为整点报时提供频率分别为1000hz和500hz的信号，因为fq12=4/212m hz=4/4096mhz=976.56hz, fq13=4/213mhz=4/8192mhz=488.281。图2 振荡器及分频器3、时、分、秒计数电路

7、 有了秒脉冲信号，则可按照60s为1min，60min为1h，24h为一天来设定时、分、秒计数电路。分和秒计数器都是模为60的计数器，采用中规模集成电路十进制计数器至少需要两片。“秒”个位计数器的时钟cp信号是由分频器提供的周期为1s的脉冲信号，“分”个位计数器的cp信号是由秒计数器提供的进位信号，“分”计数器的进位信号送至“时”个位计数器的cp端。它们的个位是十进制计数器，而十位是六进制计数器，其计数规律为0001585900，当计满60时产生一个进位信号。因此，可选用一片双重bcd加法计数器cc4518。采用反馈清零的方法实现六十进制计数器，其电路如图3所示。“时”计数器是二十四进制计数电

8、路，也可选用一片cc4518采用反馈清零的方法实现二十四进制。其电路如图4所示。图3六十进制计数器 图4二十四进制计数器4、译码显示电路译码显示电路的功能是将“时”、“分”、“秒”计数器输出的4位代码翻译并显示相应的十进制数的状态，通常译码器和显示器是配套使用的，如果选用共阴极发光二极管数码显示器bs201/202，则译码显示电路可采用cc4511bcd七段译码驱动器。其引脚排列如图5所示。图5 cc4511bcd七段译码驱动器引脚排列图5、校时电路校时电路如图6所示。3个控制开关s1、s2、s3分别用来实现“时”、“分”、“秒”的校准。开关处于正常位置时，分别接高电平，门3、门6、门8被封锁

9、，校准信号不能通过3个门，所以“时”、“分”、“秒”的计数器按正常计数。当按下s1至“校时”位置时，s1闭合，门3打开，由分频器cc4060送来0.5s的脉冲信号直接进入“时”计数器，使小时指示每0.5s计一个字，达到快速校时的目的，同时0.5s的脉冲信号送入“分”计数器的置0端，使“分”置0。“时”校准后，放开开关s1。图6 校时电路6、整点报时电路整点报时电路如图7所示，包括控制门电路和音响电路两部分。第一部分为控制门电路部分。当“分”和“秒”计数器计到59分50秒时，从59分50秒到59分59秒之间，只有“秒”个位在计数，而“秒”的十位，“分”的个位，“分”的十位中cqc4=qa4=qd

10、3=qa3=qc2=qa2=1不变。将它们相与，即cqc4qa4qd3qa3qc2qa2作为控信号，去控制门15和门16。在每小时的最后10s内c1。门15输入端加有频率2048hz的信号b（可取自分频器cc4060的q4端），同时又受qd1和qa1的控制，即c在59s时，qd1qa1c1，门16被关闭，门15打开，b信号通过门15；门16输入端加有频率1024hz的信号a（可取自分频器q5端），同时又受qd1和qa1控制，即c在51s、53s、55s、57s时，qd1/ qa1c1,门15被关闭，门16打开，a信号通过门16。则zqd1qa1cb+ qd1/ qa1ca，即可实现前四响为10

11、24hz的低音，后一响为2048hz的高音，最后一响完毕正好整点。图7 整点报时电路7、总体电路原理相关说明1. 要求学生根据原理和芯片引脚图，分功能设计原理图，并根据接线顺序分步骤验证。2. 容易出现故障为接触不良。a) 集成块引脚方向预先弯好对准面包板的金属孔，再小心插入。b) 导线的剥线长度与面包板的厚度相适应（比板的厚度稍短）。c) 导线的裸线部分不要露在板的上面，以防短路。d) 导线要插入金属孔中央。3. 按照原理图接线时首先确保可靠的电源和接地。4. 注意芯片的控制引脚必须正确接好。5. 检查故障时除测试输入、输出信号外，要注意电源、接地和控制引脚。6. 要注意芯片引脚上的信号与面

12、包板上插座上信号是否一致（集成块引脚与面包板常接触不良）。7. 为了便于测试，可将2hz信号直接输入到各级计数器。8. 接校时电路时可接模拟信号输入（如1hz和2hz）测试输出信号的切换正确后，再将秒进位和分进位信号接到校时电路，再接校时电路输出到分计数器和时计数器。从较时电路接入信号时，必须将原进位信号拔掉。8、总体电路原理图9、元件清单元件名称型号,参数数目石英晶体振荡器32768hz1十进制计数器cc45183共阴极七段译码驱动器cc45116四2输入与非门74ls006双4输入与非门74ls20214位二进制计数器/分频器和振荡器cc40601双d边沿触发器74ls741数码管bs20

13、16三极管3dg41电阻100k、200k1、48扬声器1开关3参考文献1. 彭介华主编：电子技术课程指导，高教出版社，2007年出版。2. 吉祥主编：电子技术基础实验与课程设计，电子工业出版社，2005年版。3. 谢自美主编：电子线路实验.设计.测试第三版.武汉：华中科技大学出版社，2000.7。4. 大钦主编：电子技术基础实验电子电路实验、设计、仿真，高教出版社。5. 孙丽霞主编：电子技术实践及仿真，高教出版社，2005年版。6. 王传新主编：电子技术基础实验分析、调试、统合设计，高教出版社，2006年版。设计心得体会通过这次数字钟的制作，给我最大的体会是对一个程序整体的把握和控制，只有将子程序有效的结合起来，才能完成设计的目的。另外，在程序的调试过程中，我