数字电路复习资料

1、数字电子技术第一部分：基本要求和基本概念第一章半导体器件的基本知识一，基本要求1, 了解半导体pn结的形成及特性，了解半导体二极管的开关特性及钳位作用。2, 了解半导体三极管的输入特性和输出特性，熟悉半导体三极管共发射极电路的三个工 作区的条件及特点，掌握三极管开关电路分析的基本方法。3, 了解绝缘栅场效应管（mos）的结构、符号、工作原理及特性。二，基本概念1,按导电率可以把材料分为 导体、绝缘体和半导体。2,半导体中有 空穴和自由电子 两种载流子。3,纯净半导体称为本征半导体。4, p型半导体中的多数载流子是 空笈；少数载流子是 自由电子。5, n型半导体中的多数载流子是 自由电子；少数载

2、流子是 空穴。6, pn结是一个二极管，它具有 单项导电性。7,二极管电容由 结电容 和扩散电容 构成。8,二极管的截止条件是 vd 0.7v 9,三极管的截止条件是 vbe v 0.5v ,截止的特点是 身产0；饱和条件是lb （ ec-vces） / （ b rg）,饱和的特点是 vbe 0.7v, vge三vces.w 0.3v。第二章门电路一，基本要求1,熟悉分立元件“与” “或”“非”“与非” “或非”门电路的工作原理、逻辑符号和功能。2,熟悉ttl集成与非门的结构、工作原理及外部特性，熟悉 oc门三态门和异或门的功能及主要用途，掌握各种门电路输出波形的画法。2,熟悉pmos门nmo

3、s门和cmos门的结构和工作原理，熟悉 cmos门的外部特性及 主要特点，掌握 mos门电路的逻辑功能的分析方法。二，基本概念1,门是 实现一此基本逻辑关系的电路 。2,三种基本逻辑是与、或、非。3,与门是实现与逻辑关系的电路；或门是实现或逻辑关系的电路；非门是实现非逻辑关 系的电路。4,按集成度可以把集成电路分为小规模（ ssi）中规模（msi）大规模（lsi）和超大规 模（vlsi）集成电路。5,仅有一种载流子参与导电的器件叫单极型器件；有两种载流子参与导电的器件叫 双极 型器件。单极型集成电路主要有 pmos、nmos和cmos器件；双极型集成电路主要有ttl、htl、ecl 和 iil

4、 器件。6, ttl门电路的低电平噪声容限为 vnl=voffrvjl ；高电平噪声容限为vnh =vjh -von 7,直接把两个门的输出连在一起实现“与”逻辑关系的接法叫线殳；集电极开路门可以实现线与；普通ttl门不能实现线与。8,三态输出门的输出端可以出现 高电平、底电平 和高阻三种状态。9,三态门 的主要用途是可以 实现用一条导线（总线）轮流传送几个不同的数据或控制信 号。10,用工作速度来评价集成电路，速度快的集成电路依次为ecl-ttl - cmos。11,用抗干扰能力来评价集成电路，抗干扰强的集成电路依次为cmos-ttl - ecl。12, cmos门电路的输入阻抗很高， 所以

5、静态功耗 很小，但由于存在输入电容， 所以随着 输入信号频率的增加，功耗也会 增皿。第三章逻辑代数基础一，基本要求1,熟悉逻辑代数的基本运算、基本公式和常用公式，掌握逻辑函数的表示方法一真值表、 逻辑函数表达式、卡诺图和逻辑图。公式简化时常用的的基本公式和常用公式有（要记住）：1) a bc = a b a c2) ab=a + b a + b=a + b(德.摩根定律)3) a ab = a b4) ab ab bc = ab ab5) ab ab = ab ab ab ab = ab ab2,掌握逻辑函数的公式简化法和卡诺图简化法，掌握具有约束的逻辑函数的化简方法。二，基本概念1,逻辑代数

6、的四种表示方法是 真值表、函数表达式、卡诺图 和逻辑图。2,逻辑变量和函数只有 0和1两种取值，而且它们只是表示两种不同的逻辑状态。3,逻辑代数只有“与” “或”“非”三种基本逻辑运算。4,描述逻辑函数各个变量取值组合和函数值对应关系的表格叫直侑表。5,用与、或、非等运算表示函数中各个变量之间描述逻辑关系的代数式叫函数表达式。6,逻辑函数表达式的标准形式有标准与或式即最/3项表i大式和标准或与式即最大项表i大式。7,逻辑函数的简化方法有代数法即公式法和图形法即卡诺图法。8, 最简与或式是指 乘积项数最少，乘积项中的变量个数最少的与或式。9,约束项是不会出现的变量取值组合 ，其值总是等于0。10

7、,约束条件是由约束项加起来构成的逻辑表达式，是一个值恒为0的条件等式。第四章组合逻辑电路一，基本要求1, 了解组合逻辑电路的特点，掌握组合逻辑电路的分析方法和设计方法。2,熟悉编码器、译码器、比较器、全加器、多路选择器等数字集成电路的功能和用途，重点掌握全加器电路的分析和设计。3,掌握译码器和多路选择器的扩展方法及用它们实现组合逻辑电路的方法。4, 了解只读存储器（rom）和可编程逻辑阵列（pla）的结构，工作原理及用途。二，基本概念1,按逻辑功能的特点，数字电路可以分为组合逻辑电路 和时序逻辑电路 两大类。2,组合逻辑电路的特点是任何时刻输出信号的稳态值仅决定于该时刻各个输入信号取值组合。3

8、,用文字、符号或者数码表示特定对象的过程，叫做 编码。4,用二进制代码表示有关对象的过程叫二进制编码；n位二进制编码器有2n个输入，有n_个输出。5,将十进制数的十个数字编成二进制代码的过程叫二一十讲制编码.简称为 bcd编码。6,在几个信号同时输入时，只对优先级别最高的进行编码叫优先编码。7,把代码的特定含义“翻译”出来的过程叫 逢破；n位二进制译码器有 n个输入，有 2 个输出，工作时译码器只有一个输出有效。8,两个一位二进制数相加叫做 半加。两个同位的加和来自底位的进位三者相加叫做全加。9,从若干输入数据中选择一路作为输出叫多路诜择器。10,当输入信号改变状态时，输出端可能出现虚假过渡干

9、扰脉冲的现象叫竞争冒险。第五章触发器一，基本要求1,熟悉触发器的结构特点及主要用途，熟悉基本rs触发器、钟控rs触发器、d触发器、jk触发器、t触发器、t触发器的基本结构和基本功能，掌握触发器时序图的画法。2,熟悉主从jk触发器、维持阻塞和边沿 jk触发器等集成触发器时钟特性，了解触发器 的转换方法，了解触发器的主要技术指标。二，基本概念1,具有两个稳定状态并能接收、保持和输出送来的信号的电路叫触发器。2, 一级触发器可以记忆 二二进制信息，一位二进制信息有0和1两种状态。3,主从结构的触发器主要用来解决直接捽制问题。4,集成触发器有 主从结构、边沿结构 和维持阻塞 三种结构。5,触发器功能的

10、表示方法有 特件表、特件方程、状态图和时序图。6,主从结构的jk触发器存在一次变化问题。第六章时序逻辑电路一，基本要求1, 了解时序逻辑电路的结构和特点，掌握时序逻辑电路的分析方法。2,熟悉计数器的分类， 掌握计数器的分析方法，熟悉常用集成计数器的功能和使用方法。3,熟悉寄存器和移存器的结构、工作原理和主要用途。4, 了解顺序脉冲发生器电路的结构和工作原理。5, 了解随机存储器（ram ）的结构、工作原理及主要用途。6, 了解一般同步时序电路的设计方法，掌握同步计数器电路的设计方法。二，基本概念1,任一时刻的稳定输出不仅决定于该时刻的输入，而且还与电路原来状态有关的电路叫 时序逻辑电路。2,时

11、序逻辑电路由 组合逻辑电路 和存储电路 两部分组成。3,时序逻辑电路的功能表示方法有 逻辑方程式、状态表、状态图 和时序图。4,时序逻辑电路按触发器时钟端的连接方式不同可以分为同步时序逻辑电路和异步时序逻辑电路两类。5,用来暂时存放数据和指令的器件叫 寄存器。6, n级环形计数器的计数长度是 n; n级扭环形计数器的计数长度是 2ln； n级最大长度移存型计数器的计数长度是如。7,随机存储器（ram ）的典型结构包括地址译码器、存储矩阵和读写控制器。第八章脉冲波形的产生和整形一，基本要求1, 了解ttl与非门震荡器、rc环行振荡器和石英晶体振荡器的电路结构、工作原理和 主要技术参数。2,解tt

12、l和cmos施密特触发器的电路结构、工作原理和主要技术参数。3, 了解ttl和cmos单稳态触发器的电路结构、工作原理和主要技术参数。4,熟悉555集成定时器的电路结构和工作原理，掌握用555定时器构成多谐振荡器、施密特触发器和单稳态触发器电路的方法及其主要技术参数的估算方法。二，基本概念1,脉冲电路主要有多谐振荡器、施密特触发器 和单稳态触发器。2,多谐振荡器是脉冲产牛电路；施密特触发器和单稳态触发器是 脉冲整形电路。3,石英晶体多谐振荡器可以产生 频率稳定度很高的时钟脉冲。4,施密特触发器的回差的功能是 抗干扰。5,单稳态触发器具有一个 稳五和一个暂稳态。第八章数模和模数转换一，基本要求1

13、, 了解d/a转换器的结构、工作原理和主要技术指标。2, 了解a/d转换器的结构、工作原理和主要技术指标。3, 了解d/a和a/d的主要应用。二，基本概念1,数模转换电路是由 数码寄存器、电子开关、电阻网路和求和电路 构成。2,常用的数模转换电路是t型转换电路。3, d/a和a/d转换器的主要技术指标是 转换精度和转换速度。4, d/a转换器的分辨率是1/ (2n-1) , n是输入信号的有效位数。5, a/d转换器电路是由 取样保持电路、量化和编码电路构成。6,取样保持定理是 fsfimax,式中fs是取样频率，fimax是输入信号的最大频率。7, a/d转换器电路的分解度是 1/ (2n)

14、, n是输出信号的有效位数。8,常用的a/d转换电路是 逐次逼近型a/d转换器。第二部分复习题一、填空题：1、二极管的正向接法是电源的正极接 负极接。2、数字电路中的晶体三极管常工作在 状态。3、三极管的截止条件是 ,截止时特点是 4、三极管的饱和条件是 ,饱和时特点是 5、逻辑电路中最基本的门电路有 、写出左图逻辑电路的输出表达式。f=。7、分别画出下列各门电路的逻辑符号:与非门或非门 oc门 三态门 异或门8、ttl与非门的两个状态通常称为“关态”和“开态”，当输入有一为低电平时，对应的是 态；当输入全为高电平时对应的是 态。9、ttl与非门的额定高电平 voh 伏，额定低电平 vol 伏

15、。(设电源 电压 ec=+5v )10、正逻辑的与门是负逻辑的 ;正逻辑或门是负逻辑的 。11、正逻辑的或非门是负逻辑的 ;正逻辑的与非门是负逻辑的 。12、在ttl三态门、oc门、与非门|异或门和或非门电路中，能实现“线与”逻辑功能 的门为,能实现总线系统的门为 。13、ttl与非门的关门电平为 0.7v,开门电平为1.9v,当其输入低电平为 0.4v ,高电平为3.2v时，其低电平输入噪声容限vnl为 ,输入高电平噪声容限为14、如果某ttl与非门的输入低电平噪声容量vnl=0.7v,输出低电平 vol=0.2v ,那么它的关门电平 voff为。15、对于或非门，只要有一个输入为高电平，则

16、输出就为 电平，所以对或非门多 余输入端的处理不能接 电平。16、ttl与非门中，多余输入端的处理办法是 。17、对于ttl与非门，只要有一个输入为低电平，则输出就为 电平，所以对与 非门多余输入端的处理不能接 电平。18、nmcs门电路中，负载管跨导 工作管跨导 。19、在ttl类电路中。输入端悬空等效于 电平。20、一般ttl集成门电路的平均传输延迟时间比cmos集成门电路 功耗比cmos门电路的21、所谓三态门，其输出有 状态 状态和 状态。22、cmos类门中，对未使用的输入端应当 或者,而不允许 23、cmos场效管工作于饱和区时，由于 ,从而抵消了漏极电压增加的影 响，使漏极电流基

17、本不变。体中，主要靠 导电。24、cmos门的标称高电平 voh=伏,标称低电平 vol= 伏。(电源ebb=+5写出左图所示的nmos逻辑电路的输出函数表达式在p型半导体中，主要靠 导电，在n型半导f=。27、所谓mos管的开启电压，即是开始形成导电沟道所需要的 29、mos 管的饱和区与非饱和区的界线满左图开关电路中，设元件参数能满足可靠地饱和与截止的 要求，则其逻辑表达式 f=。30、十进制数(65) 10= () 2= () 8= () 16。31、把十六进制数 5fe转换成二进制数为 。32、二进制数 1101011.011转换为十进制数为 ,十六进制数为 8421bcd 码为 。3

18、3、任意两个最小项之积恒为 ,全体最小项之和恒为 。34、逻辑函数f的卡诺图若全为1格，又应f=。35、通常逻辑函数的表示方法有 、 和 四种。36、逻辑函数 f = ab +cd ,其反函数 f = ,其对偶式f*=。37、( 100101010011) 8421bcd 表示十进制数 38、函数 f =(a b+c)d +eb 的反函数 f = 39、若逻辑函数f =a + b+c +d +e ,则其反函数f = 40、若逻辑函数 f=a+bc ,则其或与形式是 。41、若 xf +xg =1,则有 f= , g= 。42、函数f=ab+bc+ac 的反函数f的与或表达式为43、函数f =a

19、b +ac +cd +ade的最简与或式为 44、函数f = ab + bc + ac的最简与或式为 45、在不完全描述（或带约速项）的逻辑函数中，约束项是对输入的,是指 ,相应于这些约束项，函数取值为 。46、在存在约束项的逻辑函数中，约束项是指 ;在或与标准型中,在与或标准型中有利于化简逻辑函数时，相应项可以视为 在有利于化简时，相应项可视为 47、分别写出下列门电路的输出函数表达式。(2)(3)rra b ca c b(4)48、组合逻辑电路是指任何时刻电路的输出仅由当时的 决定。49、将本位的两个数和来自低位的进位数三者相加，这种加法运算称为 。50、在一系列异或逻辑运算中，当输入码中

20、的1的个数为 数个时，其输出为1。51、一个二进制编码器若需要对 12个输入信号进行编码，则要采用 位二进制代码。52、三变量输入译码器，其译码输出信号最多应有 个。53、用二进制表示有关对象（信号）的过程叫 。一位二进制代码可以 表示 信信号。54、若用一个四一一十六线的译码器（高电平输出有效）实现函数f（a,b,c,d尸11m（3,5,7,9,11,13）的表达式是 f（a,b,c,d尸 .。55、多路选择器的基本功能是从若干路 数据中选择一路作为 。56、多路选择器的功能是 。57、一个二一一十进制译码器规定为输出低有效，则当输入8421bcd码为0110时，其输出 y9 y8 y7 y

21、6 y5 y4 y3 y2 y1 yo= 。58、列出半加器的真值表：59、全加器与半器的区别是 。60、固定rom主要由地址译码器、和输出电路三部分组成。61、二一一十进制译码器为输出高电平有效，当输入 dcba为0110时，输出y0 y1 y2 丫3y4 丫5 丫6 丫7 丫8 丫9 的值为 。62、按照电路组成和逻辑功能的不同，数字逻辑电路可分为： 和 63、rom和lpa在结构上都有一个 阵列和一个 阵列。64、rom和pla在结构上的区另ij,主要是 rom的与阵列 编程；而pla 的与阵列 编程。65、一片4km8的rom的存贮器有 个字，字长为 位，有 个片选端和 根地址线。66

22、、由与非门构成的基本 rs触发器约束条件是 .n+1问题。67、试填写jk触发器特性表（下左）中的 q 。qnjkqn+1qnrdsdqn+100000000100101001001101110010010110111011011111168、试填写rs触发器特性表（下右）中的qn+1。69、主从rs触发器从根本上解决了基本rs触发器的70、边沿jk触发器解决了主从 jk触发器的 问题。71、根据在cp控制下，逻辑功能的不同，常把时钟触发器分为 、 、五种类型。72、jk触发器的特性方程为。73”既克服了 “空翻”现象，又无“一次翻转”问题的集成触发器常用的有和 两种。74、维持阻塞d触发器是

23、在cp 触发，其特性方程为 。75、主从jk-ff克服了钟控电平触发器的 毛病，但存在有 问题。76、同步式时钟触发器是高电平触发方式，它存在 毛病。77、主从型触发器的一次变化问题是指在cp=1期间，主触发器可能且仅能 而带来的问题。78、所谓时序电路是指电路的输出不仅与当时的 有关，而且与电路的有关。79、在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用 。80、三级触发器若构成环型计数器，其模值为 ,若构成扭环型计数器，则其 模值为。81、由四个触发器构成的寄存器可以存入 位二进制代码。82、八级触发器构成的二进制计数器模值为 。83、一般地，相应的同步计数器比异步计数器的

24、结构 ,工作速度 。84、已知一个十进制加法计数器的状态转换图如下，由图可知它是采用 编码的计数器。85、移位寄存器的功能是86、按计数器中各触发器状态更新的情况不同，可将计数分为 两种类型。87、ram的三个组成部分是指、 88、在由多片 ram 组成的系统中，如果要使某片工作，则该片的 信号 应处于有效状态。89、由四个触发器构成计数器，它的计数状态最多为 个。90、一个4km8的ram ,有 个8位字长的存储器，有 根地址线和根数据线。91、若需要将缓慢变化的三角波信号转换成矩形波，则采用 电路。92、对于微分型单稳态电路，正常工作时其输入脉冲宽度应 输出脉冲宽度。93、将ch755的t

25、h端和trig端连接起来即可构成 。94、对于由于ttl与非门构成的rc环形振荡器，r的取值一般应 ,否 则电路将不能正常工作。95、单稳态触发器有一个 态和一个 态。96、石英晶体多谐振荡器的振频率仅决定于晶体本身的 ,而与电路 中 的数值无关。97、欲把输入的正弦波信号转换成同频的矩形波信号，可采用 电路。98、常用脉冲整形电路有 和 两种。99、施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。100、一个倒 t 网络的 10 位 d/a 变换器，vref=+5 伏，rf=2r,则当 d= (0101010100) 时，对应的输出电压 vo= 。101、一个10位d/a转换器的每个量

26、化阶梯表示0.025伏电压，则它最大能表示伏电压。102、一个8位d/a转换器，当输入为100000001时输出电压为5伏，则输入为01010000 时，输出电压为 伏。103、t型电阻d/a转换器的转换速度比倒置t型电阻d/a转换器的 。104、以输出二进制代码的位数表示分解度的好坏，位数越多，说明量化误差,转换精度。105、若一个8位a/d转换器，其vref=10伏，则当输入3.75伏时，结果(二进码)为 ,当输入为2.5伏时，结果又为 。106、一般的 a/d转换过程是通过 、和 来完成 的。107、若一个 14位 d/a 变换器的 满刻度 输出电 压为 vomax=10伏，当 输入 d

27、= (10111010101111) 2时，输出电压为 伏。108、逐次浙近型 a/d转换器由 、逐次渐近寄存 器与控制逻辑，以及时钟信号等组成。50二极管正极二极管负极饱和截止vbeibsvces0.7v, v d0.5v, v d0.7v, v d0.5v, v d0.5v。2、用电位关系描述双极型三极管的开关工作时的三种状态，正确的是（）截止区：ube0v,饱和区：ubc0v且ubc0v;截止区：ubev且ube0v；饱和区：ubc0v截止区： ue0.6v,饱和区：gew 0.3v;截止区：ube0v;ubevte 且 w0v3、如果晶体三极管的（），则该管工作于饱和区。发射结正偏，集

28、电结正偏;发射结反偏，集电结反偏。）电子和空穴；电子和离子。发射结正偏，集电结反偏；发射结反偏，集电结正偏；4、半导体中，有两种截流子，分别是（原子和中子；电子和质子；5、图示反相器电路欲加深三极管 t的饱和深度，在其它条件不变的情况下，可采取（）的措施。增大r2;减少rc;减少ece；增大t的瓦6、二级管门电路如图所示，输出和输入之间的正逻辑关系为（9日 占 abca b z000001000011010010100100100111110111与逻辑；或逻辑；与非或非。用正逻辑的输入与门的真值表为（a b za b z0 0 10 1 01 0 01 1 08、如下图的ttl与非门中，t1

29、的主要作用是（a b cv cc倒相；逻辑乘;提高带负载能力;提高抗干扰能力。v o9、欲将二输入端的与非门、异或门、或非门作 非门使用，其多余输入端的接法可依次是挂高、挂高、零电位;挂高、挂高、挂高挂高、零电位，零电位；零电位，零电位，零电位。10、对同一组合逻辑电路，分别使用正逻辑和负逻辑，其表达式（互为反函数;相等；互为对偶式；答案都不正确。11、为实现f =ab cd ,下列电路接法正确的是（）。12、扇出系数（no）是指逻辑门电路（ 输出电压与输入电压之间的关系数; 输出电压与输入电流之间的关系数; 输出端能带同类门的个数； 输入端数。13、下列门电路工作速度最快的一种是（ ttl

30、; nmos;14、ttl与非门三输入端 a, b, c,在应（）。小于700 a ；小于2kq ;15、为实现数据传输的总线结构，要选用 或非；三态；16、同或逻辑z对应的逻辑图是（a 一z）。 cmos;pmos ;a端接一电阻到地，要实现 f =bc , r的取值大于2kq ;可值任意值。（）门电路。og与或非。）。a i+ zb ba+ zb azb 逻辑功能的门电路是（或非门；三态门。17、输出端可直接连在一起实现“线与”与非门；oc门；18、对ttl与非门多余输入端的处理，不能将它门（与有用输入端连在一起;接正电源；悬空;接地。19、为实现如下图的 ttl电路输出端所表示的功能，则

31、其中（）是不正确接连。av cc2)ab5kab cdvcc20、ttl与非门的关门电平 0.7v,开门电平为1.9v,当其输入低电平为0.4v ,输入高电平为3.2v时，其低电平噪声容限为（ 1.2v;0.3v ; 1.2v; 1.5v。21、如图电路是（+v ddab *发射结正偏，集电结反偏;发射结反偏，集电结正偏;cmo双非门；cmo的非门;nmosf非门；nmo或非门；22、所谓三极管工作在倒置状态，是指三极管（发射结正偏，集电结正偏;发射结反偏，集电结反偏。23、ttl与非门的关门电平为 0.7v,开门电平为1.9v,当其输入低电平为 0.4v,输入高电平为3.2v时，其输入高电平

32、噪声容限为（ 1.1v; 1.2v;24、两输入变量a, b的逻辑门，根据输出波形 1.3v; 1.5v。f,应该属于(与非门;或非门;同或门;h 1 in与门。25、下列电路完成的逻辑功能是（)。 f 二 a bc f = abc f abc a = abc26、下图电路实现的逻辑功能是()。号 +ecf f =c(a + b)；a ii bc _|tj f =c +ab ； f =cab ； f =c(a+b)。27、函数f =ab +ac +bc +cd +d的最简与或式为（）。1;0;ab; ab+d28、函数 f=ab+bc+a& p = ab +bc +ac （）。相等；互为反函数

33、；互为对偶式；答案都不正确。f=1。29、逻辑函数f =a + bc（a + b）,当abc的取值为（）时, 000； 011； 101； 111。30、函数f =（ab）c十abc十abc的最简与或式为（）。0；ab+ababqc31、函数f = abc +a + b +c的最简与或表达式为（）。1; abc; a+b+c abc32、函数f = abc +ab +ac的最简与非实现是()。 f = abc + ab +ac ； f = abc ab ac ; f = abc + ab acc ； f = abac ab acc。33、函数f =ab +cd + abd的或与式是()。 f(

34、a +b)(c +d)( a + b + d); f=(b+c)(b+d)(a+d); f = (a 十b)(c +d)(a +b +d); f =(b c)(a b d)(a c d)34、函数 f(a b,c,d) = m(0,1,2,3,6,8,13,15)+ d (10)的简化与或表达式是()。 f = ab +bd +abd +acd ； f = ab +acd +abd + bcd ；f = ab +abd +abd +acd ； f = ab+abd +bcd+acd+bcd35、函数f(a.b.c) =口 m (0,1,2,4,6)口 d (7)的最简或与表达式是()。 f =

35、(b +c)(b +c)(a + b)； f = bc + ac + bc ； f -(b c)(b c)c ；36、函数 f=&(3,4,5,7,9,13,14,15)+cd d=d+ac d ac abc ；37、阳b 与 ab ()。互为反函数；互为对偶式; f=c (a+b)&(1,10,11)的最简与或式为()。 d abc abc ; d +abc。相等；答案都不正确。38、逻辑函数f = a(b + c) + de的反函数为()。(a + bc)d 十e ；(a+bc)d +e ； a+bc +d+e；(a+ bc)de。39、逻辑函数f =ab +ac +bc的最简与或式是()

36、。 ab+cab;a+g ac + bc。40、能使逻辑函数 f =(a + b+c)(a + b+c)(a + b+c)为零的变量(顺序 ab。组合是()。011, 110, 101010, 001, 100110, 101, 011110, 101, 11141、函数 f = ab +bc+ac与p = ab+bc + ac ()。互为反函数互为对偶式相等答案均不正确42、函数 f(a,b,c,d)= zm(0,1,2,4,5,10)+d(8,9,12,13,14,15)的最简与或表达式为()。 c+ab+bd ac + bcd ab+ac c + bd43、将具有约束条件 ab+ad=0

37、的逻辑函数 f=zm(0,2,3,4,6,7,9)化为最简与或式结果应为()。 ab+ac+cd ac+ad+c ac+ac+d ac+ab+cd44、下列函数中()式是函数z = ab +ac的最小项表达式。 z = abc + abc + abc z = abc 十 abc + abcz = ab + bc + ac z = abc + abc + abc45、函数f = a+b+b+c+c +a是最简()表达式。或与与或非与非与非或非或非46、函数f= (a+ab+abc。(a+b+c的最简与或式是()。a+b+c aabcb47、函数 f =ab + bc +ca与p =ab +bc

38、+ca ()。相等 互为反函数 互为对偶式 答案都不对48、函数f =(a b)c +abc +abc的最简与或式为()。ac bc be c49、函数 f =a$ b c与 p = a b c ()。相等互为反函数互为对偶式答案都不对50、函数f = abcd十abd十bcd +abc + bd + bc的最简与或式为()。abc abdbd b51、函数 f=m (5,6,7,8,9 ) +d(10,11,12,13,14,15)的最简与或式为()。 abc+abd+abc a+b a+bc+bd a52、函数f =口 m (0,1,2,4)十口 d(6)的最简与或式是()。 f =c +

39、abf=ac+bcf=ac+bc+ab f =c(a + b)53、下列电路完成的或非逻辑运算是() f = abc f = a + b +c f = a + b +cf=c+(a + b)54、逻辑函数f = ab +ab的最简与非实现的表达式是（）。f=abab f=ab + ab f=ab+ab f=aabbab55、能使逻辑函数 f=abcd均为1的输入变量组合是()。1101, 0001, 0100, 10001100, 1110, 1010, 10111110, 0110, 0111, 1111 1111, 1001, 1010, 000056、函数 f=im(0,2,4,5,6,

40、7,8,10,12,14)+zd(11)的最简与或式是()。 f = ab +cd +cd +abc f = ab +d f =cd +cd +ab f =d + abd57、十进制数151.375转换成二进制数时为（）。 10010111.01111101001.011 10010111.11011101001.11058、在二进制译码器中，若输入 4位代码，则有（）输出信号。2个4个8个16个59、用一个3/8译码器（设译码器的输出端相继为yoy1 丫2 丫3 丫4 丫5 丫6 丫7）实现逻辑函数 f=ab+acf =abc+abc十abc的最简方案是（cd f= 丫5 + 丫6+丫7 f

41、 = abc abc abc f = ababc acabc abc60、组合逻辑电路是指（）。由若干单元电路组合而构成的电路输出仅由电路原态决定的电路61、可擦除可编程只读存储器是指（ram掩膜rom62、图示电路输出f的最简与或式为（acfb输出仅由当时输入决定的电路输出由输入和电路原态共同决定的电路）。promeprom）。ac+bca+ b+cc abc ab63、用pla设计的逻辑电路属于（）。存储器组合电路时序电路cp时钟源64、2764为8km8bit的eprom它的地址线有（）条。81065、右图电路是（）。半加器电路与或非电路全加器电路异或电路66、在设计编码电路时，若需要码

42、，则需要使用（）位二进1813si对30个信号进行编 制代码。67、多路选择器的基本功能是在一定选择信号的控制下（）。从若干个输出中选出一路从输出中选出若干路从若干个输出中选一路作为输出68、在二进制译码器中，如果输入代码有248从若干个输入中选一路作为输出4位，那么就有（）个输出信号1669、如果一个二进制编码器有 进行编码。5165位输出代码，则该编码器最多可以对（）个输入信号326470、访问存储器是指（）。存数取数只存数不取数存数或取数71、rom1：储器在正常工作时，其内容（）。只能写入既可写入也可读出只能读出72、主从触发器（rs型）是（在cp上升沿触发在cp=1的稳态下触发以上都

43、不对 ）。在cp下降沿触发与cp无关的73、或非门构成的基本 rs触发器的约束条件为（ rs=0r+s=1 rs=174、两个与非门构成的基本rs触发器的约束条件为（r+s=1r+s=0(3) r- s=1)r+s=0)r- s=075、若jk触发器的原状态为 0,欲在cp作用后仍保持为0状态，则激励函数jk的值应是()。j=1, k=1j=0, k=0j=0, k=d76、下列电路中，只有（）不能实现tcpcp77、主从型jk触发器是在cp （为。时为1时78、t触发器特性方程（）。）触发。上升沿下降沿qn 1 =tqn tqn qn1 =tqnn 一 门qn1=tq tqnqn t-tqn

44、79、如下各触发器电路中，能实现qn +a功能的电路是（80、维持阻塞d触发器是（）。正边沿控制，上升沿触发负边沿控制，上升沿触发正边沿控制，下降沿触发负边沿控制，下降沿触发81、三级触发器构成的环型和扭环型计数器的计数模值依次为（）。8和882、构成模值为23和6）级触发器。2566和36和8256的二进制计数器，需要128883、同步计数器是指（）的计数器。由同类型的触发器构成各触发器时钟端连在一起，统一由系统时钟控制可用前级的输出做后级触发器的时钟可用后级的输出做前级触发器的时钟84、8级触发器构成的二进制计数器，其模值为（）。81612825685、同步四位二进制计数器的借位方程是b=q4q3q2q1 ,则可知b的周期和正脉冲宽度为（）。16个cp周期和2个cp周期 16个cp周期和1个cp周期8个cp周期和8个cp周期8个cp周期和4个cp周期86、在设计同步时序电路时，检查到不能自行启动时，则（）。 只能用反馈复位清零只能用修改激励函数的方法必须用反馈复位法清零并修改激励逻辑函数可以采用反馈复位法（置位法），也可以采用修改激励逻辑函数的方法保证电路能 自行启动。87、一个同步十进制计数器（qqqq）用q作进位，则其周期和正