微机原理与接口技术并行接口芯片应用设计

1、第第10章章并行接口芯片并行接口芯片8255A 1.并行接口概述并行接口概述 2.8255A的引脚功能及特点的引脚功能及特点 3.8255A的原理结构及工作原理的原理结构及工作原理 4.8255A的控制字及工作方式的控制字及工作方式 5.8255A与系统总线的接口方法与系统总线的接口方法 6.8255A的应用设计的应用设计 微机原理与接口技术并行接口芯片应用 设计 具有一个或多个数据具有一个或多个数据I/OI/O寄存器和缓冲器寄存器和缓冲器 （也称为端口寄存器）。（也称为端口寄存器）。 具有与具有与CPUCPU和外设进行联络控制的功能。和外设进行联络控制的功能。 能够以中断的方式与能够以中断的

2、方式与CPUCPU进行联络。进行联络。 可以有多种工作方式，且可编程进行选择。可以有多种工作方式，且可编程进行选择。 10.1 10.1 并行接口概述并行接口概述 微机原理与接口技术并行接口芯片应用 设计 CPU 并行并行 接口 接口 外设外设 数据准备好数据准备好 准备就绪准备就绪 回执回执 接收准备好接收准备好 数据输入响应数据输入响应 (a)(a)并行接口的输入过程并行接口的输入过程 外设将数据放在外部数据总线上，并向接口发出外设将数据放在外部数据总线上，并向接口发出 “数据准备好数据准备好”信号。信号。 接口将数据锁存在寄存器中，并向外设发出接口将数据锁存在寄存器中，并向外设发出“数数

3、 据输入响应据输入响应”，同时向，同时向CPUCPU发出发出“准备就绪准备就绪”信号，信号， 或者发出一个数据输入的中断请求。或者发出一个数据输入的中断请求。 微机原理与接口技术并行接口芯片应用 设计 CPU 并行并行 接口 接口 外设外设 数据准备好数据准备好 准备就绪准备就绪 回执回执 接收准备好接收准备好 数据输入响应数据输入响应 (a)(a)并行接口的输入过程并行接口的输入过程 外设收到外设收到“数据输入响应数据输入响应”信号，撤销数据及信号，撤销数据及 “数据准备好数据准备好”信号。信号。 CPU CPU从接口中读取数据，并给接口发出从接口中读取数据，并给接口发出“回执回执”， 接口

4、依此撤销接口依此撤销“准备就绪准备就绪”信号，并向外设发出信号，并向外设发出 “接收准备好接收准备好”信号。信号。 微机原理与接口技术并行接口芯片应用 设计 CPU 并行并行 接口 接口 外设外设 数据准备好数据准备好 准备就绪准备就绪 回执回执 数据输出响应数据输出响应 (b)(b)并行接口的输出过程并行接口的输出过程 接口向接口向CPUCPU发发“准备就绪准备就绪”信号，或者发一信号，或者发一 个数据输出的中断请求，表示接口已做好个数据输出的中断请求，表示接口已做好 接收数据的准备。接收数据的准备。 CPU CPU输出数据至端口寄存器，接口清除输出数据至端口寄存器，接口清除“准准 备就绪备

5、就绪”信号。信号。 微机原理与接口技术并行接口芯片应用 设计 CPU 并行并行 接口 接口 外设外设 数据准备好数据准备好 准备就绪准备就绪 回执回执 数据输出响应数据输出响应 (b)(b)并行接口的输出过程并行接口的输出过程 接口将数据放至外部数据总线上，并向外设发接口将数据放至外部数据总线上，并向外设发 出出“数据准备好数据准备好”信号。信号。 外设取走数据，并发出外设取走数据，并发出“数据输出响应数据输出响应”信号。信号。 接口撤销数据和接口撤销数据和“数据准备好数据准备好”信号，同时向信号，同时向 CPUCPU再次发再次发“准备就绪准备就绪”信号。信号。 微机原理与接口技术并行接口芯片

6、应用 设计 一、可编程并行接口芯片一、可编程并行接口芯片8255A8255A的外形的外形 Intel 8255AIntel 8255A 10.2 8255A10.2 8255A的引脚功能及特点的引脚功能及特点 微机原理与接口技术并行接口芯片应用 设计 二、二、8255A8255A的引脚排列的引脚排列 8255A8255A是是IntelIntel系列的系列的 8 8位并行接口芯片位并行接口芯片, ,通通 用性强，使用灵活，用性强，使用灵活， 可用程序设置和改变可用程序设置和改变 芯片的工作方式，是芯片的工作方式，是 一种常用的可编程并一种常用的可编程并 行接口芯片。行接口芯片。 8255A825

7、5A PA3 PA2 PA1 PA0 RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 PB0 PB1 PB2 PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 Vcc PB7 PB6 PB5 PB4 PB3 微机原理与接口技术并行接口芯片应用 设计 三、三、8255A8255A的引脚功能的引脚功能 D0PA0 D7PA7 RESETPC7 PC3 PC0 A0PB0 PB7 CS PAPA口口 PCPC口上半部口上半部 PCPC口下半部口下半部 PBPB口口 A A组组 B B组组 与与 CPUCP

8、U 一一 侧侧 相相 连连 的的 引引 脚脚 与与 I/OI/O 设设 备备 相相 连连 的的 引引 脚脚 A1 WR RD PC4 微机原理与接口技术并行接口芯片应用 设计 10.3 8255A10.3 8255A的原理结构及工作原理的原理结构及工作原理 控制寄存器控制寄存器 A A组组 端口端口A A 高高4 4位位 低低4 4位位 端口端口C C 端口端口B B B B组组 D D7 7D D0 0 RESETRESET RDRD WRWR CSCS A A1 1 A A0 0 VccVcc GNDGND A A组组 B B组组 PAPA7 7PAPA0 0 PCPC7 7PCPC4 4

9、 PBPB7 7PBPB0 0 PCPC3 3PCPC0 0 微机原理与接口技术并行接口芯片应用 设计 端口端口A A：8 8位数据输出锁存位数据输出锁存/ /缓冲器，缓冲器，8 8位数据位数据 输入锁存器输入锁存器 端口端口B B：8 8位数据位数据I/OI/O锁存锁存/ /缓冲器，缓冲器，8 8位据数据位据数据 输入缓冲器输入缓冲器 端口端口C C：8 8位输出锁存位输出锁存/ /缓冲器，缓冲器，8 8位输入缓冲器位输入缓冲器 注意：注意： 端口端口C C输入时无锁存；输入时无锁存； 端口端口C C还可分成两部分：高还可分成两部分：高4 4位和低位和低4 4位，位， 可分别用作为输出控制和

10、状态输入。可分别用作为输出控制和状态输入。 控制寄存器：用于控制控制寄存器：用于控制8255A8255A的工作方式的工作方式 微机原理与接口技术并行接口芯片应用 设计 三、三、8255A8255A端口的识别端口的识别 片外寻址片外寻址片内寻址片内寻址 10.3 8255A10.3 8255A的原理结构及工作原理的原理结构及工作原理 微机原理与接口技术并行接口芯片应用 设计 8255A 8255A三种基本工作方式：三种基本工作方式： 方式方式0 0：基本的输入：基本的输入/ /输出；输出； 方式方式1 1：有联络信号的输入：有联络信号的输入/ /输出输出( (或选或选 通输入输出通输入输出) )

11、； 方式方式2 2：双向传送。：双向传送。 具体的工作方式由发送给控制寄存器的方具体的工作方式由发送给控制寄存器的方 式控制字决定。式控制字决定。 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与接口技术并行接口芯片应用 设计 注意：注意：D D7 71 1 是方式控制字的标志位。是方式控制字的标志位。 D 7 =1D 6 D 5 D 4 D 3 D 2 D 1 D 0 端口端口C C低低4 4位的方向位的方向 1 1：输入：输入 0 0：输出：输出 端口端口B B的方向的方向 B B组的工作方式组的工作方式 0 0：方式：方式0 10 1：方式：方式1

12、 1 A A组工作方式组工作方式 0000：方式：方式0 0 0101：方式：方式1 1 1 1：方式：方式2 2 端口端口A A的方向的方向 端口端口C C高高4 4位的方向位的方向 1 1：输入：输入 0 0：输出：输出 1 1：输入：输入 0 0：输出：输出 微机原理与接口技术并行接口芯片应用 设计 说明：说明： D D7 70 0 是置位控制字的标志位。是置位控制字的标志位。 功能为将端口功能为将端口C C中的指定位清零或置中的指定位清零或置1 1， 可以对端口可以对端口C C中的任一位进行位操作。中的任一位进行位操作。 D 7=0 XXXD 3 D 2 D 1 D 0 0:0:清零清

13、零 1:1:置置1 1 寻址端口寻址端口C C中的某一位中的某一位 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与接口技术并行接口芯片应用 设计 方式方式0 0为基本的输入输出方式为基本的输入输出方式 （无条件方式）（无条件方式） PAPA口、口、PBPB口和口和PCPC口均可以工作在方式口均可以工作在方式0 0。 方式方式1 1为有联络信号的输入输出方式为有联络信号的输入输出方式 （查询方式（查询方式/ /中断方式）中断方式） PAPA口和口和PBPB口均可以工作在方式口均可以工作在方式1 1。 方式方式2 2为有联络信号的双向输入输出方式（查为有联

14、络信号的双向输入输出方式（查 询方式询方式/ /中断方式）中断方式） 只有只有PAPA口可以工作在方式口可以工作在方式2 2。 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与接口技术并行接口芯片应用 设计 1 1、方式、方式0 0 基本的输入基本的输入/ /输出输出 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 PAPA口、口、PBPB口和口和PCPC口均可以工作在方式口均可以工作在方式0 0。 微机原理与接口技术并行接口芯片应用 设计 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原

15、理与接口技术并行接口芯片应用 设计 IBFIBF STBSTB INTRINTR CPUCPU 82558255外设外设 STBSTB：选通输入信号，由外设提供的选通脉冲，表：选通输入信号，由外设提供的选通脉冲，表 示将外设送来的数据锁存到端口寄存器，相示将外设送来的数据锁存到端口寄存器，相 当于当于“数据准备好数据准备好”信号。信号。 INTRINTR：中断请求信号，：中断请求信号，8255A8255A与与CPUCPU可以通过可以通过INTRINTR进进 行联络。行联络。 IBFIBF：输入缓冲区满信号，由：输入缓冲区满信号，由8255A8255A向外设发送数据向外设发送数据 输入响应，表示

16、端口寄存器已收到数据，但输入响应，表示端口寄存器已收到数据，但 尚未被尚未被CPUCPU取走；当取走；当IBFIBF信号无效时，表示信号无效时，表示 “接收准备好接收准备好”，外设可以再次写入数据。，外设可以再次写入数据。 微机原理与接口技术并行接口芯片应用 设计 STBSTB 方式方式1 1输入时的方式控制字与端口输入时的方式控制字与端口A A连接线示意图连接线示意图 PAPA7 7 PAPA0 0 8 8 PCPC6 6、 、7 7 PCPC3 3 PCPC4 4 PCPC5 5 INTRINTRA A A A IBFIBFA A 2 2 RDRD 方式控制字方式控制字 PCPC6 6、

17、、7 7 D7 D6 D5 D4 D3 D2 D1 D0D7 D6 D5 D4 D3 D2 D1 D0 1 1输入输入 0 0输出输出 方式方式1 1（端口（端口A A） INTE A 10111/0XXX I/OI/O INTE INTEA A：A A组中断屏蔽触发器，由组中断屏蔽触发器，由PCPC4 4控制，当控制，当 PCPC4 4 =1,=1,允许产生中断请求信号；当允许产生中断请求信号；当PCPC4 4=0=0，禁止产，禁止产 生中断请求信号，生中断请求信号，PCPC4 4可以通过置位控制字来设置。可以通过置位控制字来设置。 微机原理与接口技术并行接口芯片应用 设计 STBSTB 方

18、式方式1 1输入时的方式控制字与端口输入时的方式控制字与端口B B连接线示意图连接线示意图 PAPA7 7 PAPA0 0 8 8 PCPC2 2 PCPC1 1 INTRINTRB B B B IBFIBFB B 方式控制字方式控制字 D7 D6 D5 D4 D3 D2 D1 D0D7 D6 D5 D4 D3 D2 D1 D0 方式方式1 1（端口（端口B B） INTE B 1XXXX11X PCPC0 0 RDRD INTE INTEB B：B B组中断屏蔽触发器，由组中断屏蔽触发器，由PCPC2 2控制，当控制，当 PCPC2 2 =1,=1,允许产生中断请求信号；当允许产生中断请求信

19、号；当PCPC2 2=0=0，禁止产，禁止产 生中断请求信号，生中断请求信号，PCPC2 2可以通过置位控制字来设置。可以通过置位控制字来设置。 微机原理与接口技术并行接口芯片应用 设计 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与接口技术并行接口芯片应用 设计 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与接口技术并行接口芯片应用 设计 方式方式1 1输输 出时的出时的 方式控方式控 制字与制字与 端口连端口连 接线示接线示 意图意图 PAPA7 7PAPA0 0 8 8 PCPC4 4、 、5 5 PCP

20、C3 3 PCPC7 7 PCPC6 6 INTRINTRA A OBFOBFA A ACKACKA A 2 2 WRWR 方式控制字方式控制字 PC PC4 4、 、5 5 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 1 1输入输入 0 0输出输出 方式方式1 1（端口（端口A A） INTE A 10101/0X XX PBPB7 7PBPB0 0 8 8 PCPC1 1 PCPC2 2 INTRINTRB B OBFOBFB B ACKACKB B WRWR 方式控制字方式控制字 D7 D6 D5 D4 D3 D2 D1 D0D7 D6

21、 D5 D4 D3 D2 D1 D0 方式方式1 1（端口（端口B B） INTE B 1XXXX 10X PCPC0 0 微机原理与接口技术并行接口芯片应用 设计 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与接口技术并行接口芯片应用 设计 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与接口技术并行接口芯片应用 设计 方式方式2 2工作时的方式控制字与端口连接线示意图工作时的方式控制字与端口连接线示意图 方式方式2 2（端口（端口A A） PAPA7 7PAPA0 0 8 8 PCPC2 2PCPC0 0 3

22、 3 PCPC3 3 8 INTRINTRA A PCPC7 7 PCPC6 6 OBFOBFA A ACKACKA A PCPC4 4 PCPC5 5 STBSTBA A IBFIBFA A INTE 1 INTE 2 RDRD I/OI/O WRWR 方式控制字方式控制字 D7 D6 D5 D4 D3 D2 D1 D0D7 D6 D5 D4 D3 D2 D1 D0 11XXX XXX 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与接口技术并行接口芯片应用 设计 10.4 8255A10.4 8255A的控制字及工作方式的控制字及工作方式 微机原理与

23、接口技术并行接口芯片应用 设计 在方式在方式0 0时，端口时，端口C C用作数据端口，但在方用作数据端口，但在方 式式1 1和方式和方式2 2下，端口下，端口C C部分用作联络信号，因此部分用作联络信号，因此 当读取端口当读取端口C C的内容时，可以获取联络信号线的的内容时，可以获取联络信号线的 状态，据此可以确定状态，据此可以确定8255A8255A的当前状态。对端口的当前状态。对端口 C C进行读操作得到的一个字节，其各位的定义如进行读操作得到的一个字节，其各位的定义如 下图所示。下图所示。 微机原理与接口技术并行接口芯片应用 设计 OBFA INTEAI/OI/OINTRA INTEB

24、OBFB INTRB A A组组 B B组组 方式方式1 1：输出：输出 I/OI/OIBFAINTEA INTRA INTEBIBFBINTRB A A组组B B组组 方式方式1 1：输入：输入 OBFA INTE1IBFAINTE2 INTRAXXX A A组组 B B组组 方式方式2 2 微机原理与接口技术并行接口芯片应用 设计 10.5 8255A10.5 8255A与系统总线的接口方法与系统总线的接口方法 RDRD RDRD IntelIntel 8255A8255A 80868086 CPUCPU 最小最小 方式方式 系统系统 总线总线 PAPA 7 7 PAPA 0 0 PCPC

25、 7 7 PCPC 4 4 PCPC 3 3 PCPC 0 0 PBPB 7 7 PBPB 0 0 D D7 7D D 0 0 A1A1 A0A0 CSCS WRWR 译码译码 电路电路 D D7 7D D 0 0 A2A2 A1A1 WRWR M/IOM/IO A15A15 A3A3 A0A0 =0=0 =0=0 微机原理与接口技术并行接口芯片应用 设计 10.4 8255A10.4 8255A与系统总线的接口方法与系统总线的接口方法 IntelIntel 8255A8255A 80868086 CPUCPU 最大最大 方式方式 系统系统 总线总线 PAPA 7 7 PAPA 0 0 PCP

26、C 7 7 PCPC 4 4 PCPC 3 3 PCPC 0 0 PBPB 7 7 PBPB 0 0 D D7 7D D 0 0 A1A1 A0A0 CSCS WRWR RDRD 译码译码 电路电路 D D7 7D D 0 0 A2A2 A1A1 IOWIOW IORIOR A15A15 A3A3 A0A0 =0=0 微机原理与接口技术并行接口芯片应用 设计 三、三、IBM PCIBM PC机系统总线与机系统总线与8255A8255A的连接框图的连接框图 10.5 8255A10.5 8255A与系统总线的接口方法与系统总线的接口方法 IntelIntel 8255A8255A IBMIBM

27、PCPC机机 系统系统 总线总线 PAPA 7 7 PAPA 0 0 PCPC 7 7 PCPC 4 4 PCPC 3 3 PCPC 0 0 PBPB 7 7 PBPB 0 0 D D7 7D D 0 0 A1A1 A0A0 CSCS WRWR RDRD 译码译码 电路电路 D D7 7D D 0 0 A2A2 IOWIOW A1A1 IORIOR A15A15 A3A3 A0A0 =0=0 AENAEN =0=0 微机原理与接口技术并行接口芯片应用 设计 10.6 8255A10.6 8255A的应用设计的应用设计 微机原理与接口技术并行接口芯片应用 设计 解题分析：按照题目要求，可以采用端

28、口解题分析：按照题目要求，可以采用端口A A输入开输入开 关量（数字量），采用端口关量（数字量），采用端口B B输出数据，而且没有输出数据，而且没有 增加联络信号的必要，因此可以采用最简单的方增加联络信号的必要，因此可以采用最简单的方 式式0 0。根据。根据10.410.4节内容，很容易设计出节内容，很容易设计出8255A8255A与与 80868086最小方式系统的连接关系，如图最小方式系统的连接关系，如图10.1510.15所示，所示， 为了使发光二极管具有足够的亮度，我们采用图为了使发光二极管具有足够的亮度，我们采用图 示的方法连接，这时，当端口示的方法连接，这时，当端口B B的某一位为

29、的某一位为0 0时，时， 相应的发光二极管亮，这一点可以通过程序进行相应的发光二极管亮，这一点可以通过程序进行 控制。控制。 10.6 8255A10.6 8255A的应用设计的应用设计 微机原理与接口技术并行接口芯片应用 设计 Intel 8255AIntel 8255A 80868086 CPUCPU 最小最小 方式方式 系统系统 总线总线 PAPA7 7PAPA0 0 PCPC7 7PCPC4 4 PCPC3 3PCPC0 0 PBPB7 7PBPB0 0 D D7 7D D0 0 A A1 1 A A0 0 CSCS WRWR RDRD A A2 2 A A1 1 WRWR RDRD

30、开关量开关量 输入输入 +5V+5V D D15 15 D D8 8 A A3 3 A A1414 A A1313 A A1111 M/IOM/IO A A1212 A A8 8 A A6 6 A A5 5 A A4 4 A A1010 o oA A9 9 o oA A7 7 A A1515 BHEBHE 10.6 8255A10.6 8255A的应用设计的应用设计 微机原理与接口技术并行接口芯片应用 设计 MOV DX, 287H MOV DX, 287H ；设置；设置8255A8255A的工作方式的工作方式 MOV AL, 10010000B MOV AL, 10010000B ；端口；端

31、口A A方式方式0 0输入输入 OUT DX, AL OUT DX, AL ；端口；端口B B方式方式0 0输出输出 RER1: MOV DX, 281H RER1: MOV DX, 281H ；从端口；从端口A A读取开关量读取开关量 IN AL, DXIN AL, DX NOT AL NOT AL ；按位取反；按位取反 MOV DX, 283H MOV DX, 283H ；从端口；从端口B B送出送出 OUT DX, ALOUT DX, AL JMP RER1 JMP RER1 8255A8255A的应用程序段如下：的应用程序段如下： 10.6 8255A10.6 8255A的应用设计的应

32、用设计 微机原理与接口技术并行接口芯片应用 设计 例例2:2:在在80888088最大方式系统中，由一片最大方式系统中，由一片8255A8255A构成构成 输入输出接口，端口地址为输入输出接口，端口地址为240H240H243H243H，外设准，外设准 备好的备好的8 8位数据已送入位数据已送入8255A8255A的某端口，要求将这的某端口，要求将这 一数据的低一数据的低4 4位取反（高位取反（高4 4不变）后，从另一端口不变）后，从另一端口 送出。要求：送出。要求： （1 1）说明各端口的工作方式；）说明各端口的工作方式； （2 2）编写）编写82558255初始化及输入输出程序段。初始化及

33、输入输出程序段。 10.6 8255A10.6 8255A的应用设计的应用设计 微机原理与接口技术并行接口芯片应用 设计 10.6 8255A10.6 8255A的应用设计的应用设计 微机原理与接口技术并行接口芯片应用 设计 10.6 8255A10.6 8255A的应用设计的应用设计 82558255初始化及输入输出程序段如下：初始化及输入输出程序段如下： 微机原理与接口技术并行接口芯片应用 设计 PAPA0 0 PAPA1 1 PAPA2 2 PAPA3 3 微机原理与接口技术并行接口芯片应用 设计 A A0 0 A A4 4 A A7 7 A A10 10 80888088 CPUCPU

34、 最大最大 方式方式 系统系统 总线总线 D D7 7D D0 0 Intel 8255AIntel 8255A PAPA7 7PAPA0 0 PCPC7 7PCPC4 4 PCPC3 3PCPC0 0 PBPB7 7PBPB0 0 D D7 7D D0 0 A1A1 A0A0 WRWR RDRD A A1 1 A A2 2 IOWIOW IORIOR CSCS A A3 3 A A15 15 A A14 14 A A13 13 A A11 11 A A12 12 A A8 8 A A9 9 A A6 6 o A A5 5 8255A8255A与系统总线的连接框图与系统总线的连接框图 微机原理与接口技术并行接口芯片应用 设计 10.6 8255A10.6 8255A的应用设计的应用设计 微机原理与接口技术并行接口芯片应用 设