USP CN21SBUA逻辑详细设计方案

1、产品名称Product name密级Confidentiality levelUSP产品版本Product versionTotal 18pages 共18页V100R001USP CN21SBUA逻辑详细设计方案 USP CN21SBUA Logic Low Level Design (仅供内部使用）For internal use only拟制:Prepared by雕峻峰日期：Date2004-06-20审核:Reviewed by日期：Dateyyyy-mm-dd审核:Reviewed by日期：Dateyyyy-mm-dd批准:Granted by日期：Dateyyyy-mm-dd华

2、为技术有限公司Huawei Technologies Co., Ltd.版权所有 侵权必究All rights reserved修订记录Revision record用于说明对文档加附页或文档版本升级时对文档的改动情况。Describe changes to the document when attachment is added to the document or when the document is upgraded. 日期Date修订版本Revision version修订记录的修订版本请按1.00、1.01、1.02.进行填写 Revised release should be

3、 logged as 1.00, 1.01, 1.02修改描述 change Description描述每次修订的详细内容，例如在哪个地方有过修订，都要有明确说明。Describe detailed contents of each modification, e.g. Where was revised. 作者Author2004-06-201.00初稿完成 initial transmittal 雕峻峰yyyy-mm-dd1.01修改XXX revised xxx作者名 nameyyyy-mm-dd1.02修改XXX revised xxx作者名 nameyyyy-mm-dd2.00修改X

4、XX revised xxx作者名 nameDistribution LIST 分发记录Copy No.Holder抯 Name & Role 持有者和角色Issue Date 分发日期1yyyy-mm-dd2yyyy-mm-dd3yyyy-mm-dd4yyyy-mm-dd5yyyy-mm-dd目 录Table of Contents 1Introduction 简介61.1Purpose 目的62各模块详细设计方案62.1逻辑管脚分配72.2ADM706接口132.3电源上电控制132.4BMC（H2168）接口132.5其他173附件173.1逻辑设计文件173.2评审报告参考资料清单Li

5、st of reference ：173.2参考资料清单List of reference ：18表目录 List of Tables表1 逻辑管脚分配7表2 逻辑寄存器地址分配14图目录 List of Figures图1 单板逻辑功能框图7图2 CPU和逻辑数据地址总线接口图13图3 BMC存储器接口读写时序14USP CN21SBUA逻辑详细设计方案 USP CN21SBUA Logic Low Level Design 关键词Key words：EPLD, Altera, EPM3256AQC208摘 要Abstract：本文档详细描述了CN21SBUA单板逻辑的功能实现。缩略语清单L

6、ist of abbreviations：Abbreviations缩略语Full spelling 英文全名Chinese explanation 中文解释USPUniversal Service Platform通用业务平台ATCA Advanced Telecom Computing Architecture 先进的电信计算结构1 Introduction 简介1.1 Purpose 目的本文档是USP平台CN21SBUA单板逻辑（位置号U41）的详细设计。适用单板CN21SBUA .A。2 各模块详细设计方案逻辑选型是:：Altera的EPM-10。逻辑主要实现以下功能：1、 看门狗W

7、DT 2#（ADM706）接口电路。逻辑外挂一片ADM706用于监控BMC，实现WDT 2#的功能。上电后，BMC必须定时通过逻辑清这片ADM706，否则会被复位，同时关断2条IPMI通路。2、 电源上电控制根据E7501芯片组的要求，逻辑根据各个电源的pwrok信号作上电时序控制。3、 BMC扩展GPIO控制，BMC外挂FLASH译码等。由于BMC的GPIO管脚数量不够使用，而且BMC的GPIO驱动能力较弱，同时可靠性要求部分控制信号被锁存，保证BMC运行过程中复位或失效不会影响到Xeon小系统，因此逻辑的部分管脚作为BMC的扩展GPIO，受BMC的控制。BMC外挂一片FLASH，BMC对F

8、LASH的操作通过逻辑译码来完成。4、 同时逻辑完成其它一些零碎的控制功能。单板逻辑功能框图如图所示：WDT2#706WDT处理清狗复位BMC上电控制Power GOODsPower Control708逻辑上电复位BMC译码/GPIO扩展单板控制信号FLASH译码BMCAD23:0读/写控制图1 单板逻辑功能框图由于逻辑是由STAND BY的3.3V供电，上电最早，下电最迟，因此逻辑设计中需要避免闩锁的影响。2.1 逻辑管脚分配逻辑管脚分配如下：表1 逻辑管脚分配编号网络号I/O特性说明1PWRON_FCPO该信号控制FCP的3.3V(FCP IO电源)和Core电源的使能信号，高有效：当P

9、WRGOOD_VDD2V5和PWRGOOD_VDD1V8都有效时，PWRON_FCP就变为有效；（因为1.8V有效就表示3.3V也有效）EPLD上电复位时，该管脚初始化为0。2P64H2_2_PWROK(到硬盘扣板)O输出到P64H2_2的PWROK管脚的PWROK信号。当P64H2_0_PWROK和SCSI_PWROK都为1时，该信号为1，否则为0。3P64H2_1_PWROK（到后插板）OP64H2_1的PWROK管脚输入信号。当P64H2_0_PWROK和RTM_PWROK都为1时，该信号为1，否则为0。482546_0_B_SIGDETO保留。输出3态。582546_2_A_SIGDE

10、TO保留。输出3态。682546_2_B_SIGDETO保留。输出3态。782546_PWR_GDO82546的PWROK信号。如果PWRGOOD_VDD1V5、PWRGOOD_VDD1V8、PWRGOOD_VDD2V5都为1，那么82546_PWR_GD为1，否则为0。EPLD上电复位时，该管脚初始化为0。8ADM708_PFO_I保留。9ADM708_RST_IEPLD上电复位信号。由ADM708上电时输入，保证EPLD可靠复位。10BMC_A16:23IBMC地址总线11BMC_AD0:15BIBMC数据总线12BMC_AH_H2168控制信号13BMC_AS_H2168控制信号14BM

11、C_COM1_TXDI接BMC的发端15BMC_COM1_RXDO接BMC的收端16SIO_COM1_TXDI接LPC47S422发端17SIO_COM1_TXDO接LPC47S422收18E_COM1_TXDO逻辑串口发端。19E_COM1_RXDI逻辑串口收端。串口的MUX选择关系由BMC控制。20BMC_CPCS1_H2168输出片选21BMC_CS256_H2168输出片选（保留）22BMC_ETRST_O送给BMC的JTAG接口的TRST_信号。低有效。当HUDI_ETRST_ 为0、或BMC_RESET_为0时，该信号就为0；只有HUDI_ETRST_和BMC_RESET_都为1时

12、，该信号才为1。23BMC_FWEIBMC写控制信号24BMC_F_A8:15OFlash地址总线25BMC_F_CS_OBMC外挂的Flash片选信号。低有效。26BMC_HWR_IBMC读写控制信号27BMC_MD0:1IBMC模式输入。28BMC_MODE_SELIBMC模式选择，由跳线控制。默认为1，即没有上跳线帽。29BMC_PFSELI30BMC_PWROK_IBMC输出到EPLD的PWROK_信号，经过EPLD送到ICH3的PWROK#管脚。和面板上的RESET按钮所起作用相同。保留。（不可靠）31BMC_RD_IBMC读信号32BMC_RESO_IBMC输出的复位信号，可以用于

13、复位Xeon。调试阶段保留。33B_FC_OUTENOBMC使能FCP的FC通道0/1输出到背板。高有效。EPLD上电复位时，该管脚初始化为0。另外如果P64H2_0_PWROK为低，那么该信号也必须为低，考虑到防止闩锁。34DBR_RESET#ICPU的ITP测试接口引入的复位信号，备用。35EPLD_ADM706_MR_O36EPLD_ADM706_RST_I37EPLD_ADM706_WDIO38EPLD_ADM706_WDO_I39EPLD_CLKIEPLD输入时钟信号。33M Hz，备用。40EPLD_GOE41EPLD_TCK/EPLD_TDIEPLD_TDO/EPLD_TMSJT

14、AG42EPLD_P1_SKTOCC#ICPU1在位信号1表示CPU1不在位，0 表示CPU1在位4344FCP_GPIO_IN_ON_OBMC允许后插板信号输入到FCP的GPIO，通过16244隔断。低有效。EPLD上电复位时，该管脚初始化为1。45FCP_GPIO_OUT_ON_OBMC允许FCP的GPIO输出到后插板，通过16244隔断。低有效。EPLD上电复位时，该管脚初始化为1。46FC_MUXO1选择从背板输入的FC通道连接到FCP；0选择从后插板输入的FC通道连接到FCP。EPLD上电复位时，该管脚初始化为0。另外如果P64H2_0_PWROK为低，那么该信号也必须为低，考虑到防

15、止闩锁。47FRONT_RST_I面板复位按钮输入。低有效48FWH0_ID0OBMC控制，输出到FWH0的ID0管脚。调试阶段设为“0”。49FWH1_ID0OBMC控制，输出到FWH1的ID0管脚。和FWH0_ID0反相。调试阶段设为“1”。51HUDI_ETRST_IHUDI仿真插座引入的对BMC的JTAG接口的TRST_管脚的复位信号。52HUDI_RST_O_IHUDI仿真插座引入的对BMC复位的信号。53ICH3_EPLD_GPIO0:3BI保留54ICH3_LED_HEALTHY0_IICH3输出的HEALTHY灯驱动信号0。55ICH3_LED_HEALTHY1_IICH3输出

16、的HEALTHY灯驱动信号1。56ICH3_LED_OOS_IICH3输出的OOS灯驱动信号。1灭，0亮。57ISOLATE_IPMB0O控制IPMB0与背板之间的buffer是否关断。当WDT 2#溢出时关断buffer，直至BMC重新正常对WDT 2#清狗。“0” 表示关断，“1”表示开通。58ISOLATE_IPMB1O控制IPMB1与背板之间的buffer是否关断。当WDT 2#溢出时关断buffer，直至BMC重新正常对WDT 2#清狗。“0” 表示关断，“1”表示开通。59LED_BLUE_O前面板蓝灯控制信号。“1”灭，“0”亮。60LED_DEBUG0:1_O逻辑测试指示灯。默

17、认输出为0，点亮LED。6162LED_DIMM0:3_ERRIDIMM错误信号，由BMC检测。63LED_HEALTHY0_O面板HEALTHY灯的驱动信号（红色）。由ICH3和BMC共同控制。0亮，1灭。64LED_HEALTHY1_O面板HEALTHY灯的驱动信号（绿色）。由ICH3和BMC共同控制。0亮，1灭。65LED_OOS0_O面板OOS LED（黄色,欧洲模式）的驱动信号。由ICH3和BMC共同控制。0亮，1灭。66LED_OOS1_O面板OOS LED（红色，北美模式）的驱动信号。由ICH3和BMC共同控制。0亮，1灭。67LED_PWRGD_O备用。68LED_PWROK_

18、O单板电源（除VRD）输出状态指示灯，只有PWRGOOD_DC、PWRGOOD_VDD1V2、PWRGOOD_VDD1V5、PWRGOOD_VDD1V8、PWRGOOD_VDD2V5都为1，该信号才为0，点亮指示灯，否则为1；“亮”表示电源正常，“灭”表示电源未正常工作69LED_VRD_PWROK_OVRD电源输出状态指示灯，PWRGOOD_VRD为1，则该信号为0，点亮指示灯，否则为1；“亮”表示VRD电源正常，“灭”表示VRD电源未正常工作；70LM80A_INT_ILM80送过来的中断。保留。71MCH_HI_VDD1V2_ONOBMC控制MCH的HI接口参考电压1.2V上电。0不上电

19、。是默认状态。1上电。BMC允许后插板上电工作时，BMC置该信号为1。但是BMC必须在后插板送过来的“RTM_PWROK”变为高以后，才可以置MCH_HI_VDD1V2_ON信号为1。EPLD上电复位时，该管脚初始化为0。72P64H2_0_PCIRST_IICH3输入的复位信号。低有效。73PON_VDD3V3O当SLP_S5_为高时，该信号为 1，否则为0。EPLD上电复位时，该管脚初始化为0。74PON_VDD12VO当SLP_S5_为高时，该信号为 1，否则为0。EPLD上电复位时，该管脚初始化为0。75ICH3_VRDPWRGD_O输出给ICH3的VRD Pwrgood信号。CK40

20、8_V18_PWRGD_O不处理，高阻输出。CK408_PWRGD_O不处理，高阻输出。76PWRGOOD_DCI二次电源模块（-48V/12V，-48V/3.3V，12V/5V）的POWER GOOD信号。高有效77PWRGOOD_VDD1V2I3.3V-1.2V电源的POWER GOOD信号高有效78PWRGOOD_VDD1V5I3.3V-1.5V电源的POWER GOOD信号高有效79PWRGOOD_VDD1V8I3.3V-1.8V电源的POWER GOOD信号高有效80PWRGOOD_VDD2V5IDDR 2.5V电源的POWER GOOD信号高有效81PWRGOOD_VRDIVRD的

21、POWER GOOD信号输入82E7501_PWROK，ICH3_PWROK，P64H2_0_PWROKO这3根信号是相同的处理。1，PWRGOOD_DC、PWRGOOD_VDD1V2、PWRGOOD_VDD1V5、PWRGOOD_VDD1V8、PWRGOOD_VDD2V5都为1以后，这3根信号同时为1。2，BMC可以置这些信号为0，结果是ICH3复位单板（不包括BMC）。BMC由此复位单板。暂时保留。3，FRONT_RST_（面板按钮）为0时，这些信号为0，结果是ICH3复位单板（不包括BMC）。1有效，0表示单板上电还没有完成。EPLD上电复位时，这3根信号初始化为0。83PWRON_VR

22、DOVRD输出使能。PWRGOOD_DC、PWRGOOD_VDD1V2、PWRGOOD_VDD1V5、PWRGOOD_VDD1V8、PWRGOOD_VDD2V5都有效以后才使能VRD。Open Drain输出，0关断VRD，高阻使能VRD84PWRON_VDD2V5OPWRON_VDD2V5（DDR上电）。1.2V_PWR_GOOD信号为高时输出高阻，使能DDR电源；1.2V_PWR_GOOD信号为低时输出0，关断DDR电源；EPLD上电复位时，该管脚初始化为0。85PWR_BID0:3I电源扣板的PCB_ID信息。BMC读取。86RTM_BLUE_LED_O后插板BLUE灯控制信号。0表示亮

23、，1表示灭。87RTM_HEALTHY_G_O输出到后插板的HEALTHY（绿色）点灯信号。1灭，0亮。88RTM_HEALTHY_R_O输出到后插板的HEALTHY（红色）点灯信号。1灭，0亮。89RTM_OOSR_O输出到后插板得OOS LED（红色）点灯信号。1灭，0亮。90RTM_OOSY_O输出到后插板得OOS LED(黄色) 点灯信号。1灭，0亮。91RTM_PCIRST_O后插板复位信号。P64H2_0_PCIRST_和RTM_PWROK都为1时才为1，否则为0。EPLD上电复位时，该管脚初始化为092RTM_PWROKI后插板送过来、表示后插板上电完成的信号。0 后插板没有上电

24、，或没有完成上电。1 后插板上电完成。93RTM_VBUS_ONOBMC控制后插板VBUS（+12V）电源ON/OFF。后插板的2根“EN”都有效以后，该信号也有效。1表示ON，0表示/OFFEPLD上电复位时，该管脚初始化为0。94RTM_VSB_ONOBMC控制后插板VSB电源ON/OFF。后插板的2根“EN”都有效以后，该信号也有效。1表示ON，0表示/OFFEPLD上电复位时，该管脚初始化为0。95R_FC_OUTENO使能FCP的FC通道0/1输出到后插板。高有效。EPLD上电复位时，该管脚初始化为0。另外如果P64H2_0_PWROK为低，那么该信号也必须为低，考虑到防止闩锁。96

25、SCSI_PCIRST_O硬盘扣板复位信号。复制P64H2_0_PCIRST_输出。 97THRMTRIP_LTCHICPU温度过高时，THERM_EN有效，关断VRD电源。备用。高有效98BMC_708_RESET_IBMC的708输出的复位信号。99VDD_IDI当VDDID为低时，表示DIMM内存条的VDD和VDDQ不是同一电压，单板不能上电；当VDDID为高时，表示DIMM内存条的VDD和VDDQ是同一电压，单板可以上电；备用。100WDT3_DOGIBMC 送过来的WDT3清狗信号。调试阶段保留。101SLP_S5_IICH3送出的“睡眠状态”信号：0表示处于“睡眠状态”，也是单板上

26、电时的初始状态。此时信号PON_VDD3V3和PON_VDD12V输出为低；主电源模块关断。1表示单板不再处于“睡眠状态”。此时信号PON_VDD3V3和PON_VDD12V输出为高；主电源模块使能输出电源。SLP_S5_由0到1是通过输入到ICH3的ICH3_PWRBTN_来实现的。102DISK_PWROKI硬盘扣板输入的PWROK信号。0表示硬盘扣板没有上电完成，或没有上电；1 表示硬盘扣板上电完成；103HIP6301_DPMODEO控制VRD电源的LoadLine。1表示Xeon 1在位；0表示Xeon 1不在位；该信号是输入信号EPLD_P1_SKTOCC#的反相。104LM80A

27、_INT_ISERVER板LM80输出的中断信号，BMC读取，保留。低有效。105ICH3_PWR_BTN_OEPLD上电复位时，该管脚置为0。以后由BMC控制。默认为0。调试阶段不处理。106BMC_RESET_OEPLD输出给BMC的RES_管脚的复位信号。当HUDI_RST_O_或BMC_708_RESET_有一个为0时，该信号为0；同时关断连接CMM的2条I2C总线。另外，如果EPLD外挂的706溢出，BMC_RESET_也输出为0 ；同时关断连接CMM的2条I2C总线。调试阶段此功能保留。2.2 ADM706接口略。2.3 电源上电控制根据E7501芯片组和ISP2312对上电顺序的

28、要求，逻辑实现以下功能：1、 根据1.2V的pwrok信号，使能2.5V/1.25V的上电；2、 根据单板其它电源的pwrok，使能VRD上电；3、 根据3.3V、2.5V、1.5V的pwrok，使能ISP2312上电；2.4 BMC（H2168）接口该模块主要实现和BMCH2168F器件）的逻辑的接口，逻辑提供相应的可以读写的寄存器。H2168和逻辑的连接关系如图所示：/RDAD15:8AD7:0A23:16逻辑H2168F/HWR/CS256图2 CPU和逻辑数据地址总线接口图硬件上H2168和逻辑的连线包括的地址线A23A16（高位地址），数据地址复用AD15AD8，地址线AD7AD0。

29、设计上选用H2168的“地址数据复用扩展模式”，访问空间为CS256片选对应的地址空间（0xF800000xFBFFFF），BMC软件设置8-bit 寻址空间模式，这种情况AD15AD8为数据地址复用，AD7AD0以及A23A16作为地址（用IO方式模拟）；H2168外部扩展的器件包括CPLD和FLASH，逻辑内部通过A23作为片选，A231选中CPLD，A230选中外扩FLASH。读写信号为BMC_RD_/BMC_HWR_，片选信号采用Bmc_cs256_。BMC读写时序如下图所示：图3 BMC存储器接口读写时序CPLD内部用Bmc_ad10:8共3个地址线作为地址译码，提供7个8bit寄存

30、器，寄存器定义参见下表：表2 逻辑寄存器地址分配寄存器名：REG0 地址：0x00位默认值定义功能描述操作7-0当前版本CPLD_VER7:0CPLD逻辑软件版本号R寄存器名：REG1 地址：0x017-00000_0000TEST_REG测试寄存器W/R寄存器名：REG2 地址：0x027-4-LED_DIMM0:3_ERRDIMM错误信号，由BMC检测。R3-0-PWR_BID0:3电源扣板的PCB_ID信息。BMC读取。R寄存器名：REG3 地址：0x037-2保留1VDD_ID当VDDID为低时，表示DIMM内存条的VDD和VDDQ不是同一电压，单板不能上电；当VDDID为高时，表示D

31、IMM内存条的VDD和VDDQ是同一电压，单板可以上电；备用。R0EPLD_P1_SKTOCC#CPU1在位信号1表示CPU1不在位，0 表示CPU1在位R寄存器名：REG4 地址：0x0471FCP_GPIO_IN_ON_允许后插板信号输入到FCP的GPIO，通过16244隔断。低有效。W/R61FCP_GPIO_OUT_ON_BMC允许FCP的GPIO输出到后插板，通过16244隔断。低有效。W/R50FC_MUX1选择从背板输入的FC通道连接到FCP；0选择从后插板输入的FC通道连接到FCP。如果P64H2_0_PWROK为低，该信号也必须为低，考虑到防止闩锁。W/R40B_FC_OUT

32、ENBMC使能FCP的FC通道0/1输出到背板。高有效。如果P64H2_0_PWROK为低，该信号也必须为低，考虑到防止闩锁。WR30E7501_PWROK这3根信号是相同的处理。2，BMC可以置这些信号为0，结果是ICH3复位单板（不包括BMC）。BMC由此复位单板。暂时保留。3，FRONT_RST_（面板按钮）为0时，这些信号为0，结果是ICH3复位单板（不包括BMC）。1有效，0表示单板上电还没有完成。EPLD上电复位时，这3根信号初始化为0。WR20ICH3_PWROKWR10P64H2_0_PWROKWR00MCH_HI_VDD1V2_ONBMC控制MCH的HI接口参考电压1.2V上

33、电。0不上电。是默认状态。1上电。BMC允许后插板上电工作时，BMC置该信号为1。WR寄存器名：REG5 地址：0x057ISOLATE_IPMB1控制IPMB1与背板之间的buffer是否关断。当WDT 2#溢出时关断buffer，直至BMC重新正常对WDT 2#清狗。“0” 表示关断，“1”表示开通。6ISOLATE_IPMB0控制IPMB0与背板之间的buffer是否关断。当WDT 2#溢出时关断buffer，直至BMC重新正常对WDT 2#清狗。“0” 表示关断，“1”表示开通。50Pwron_vrdXoen电源控制WR41LED_MODEOOS灯模式1欧洲模式，0北美模式WR31LED_BLUE_前面板蓝灯控制信号。“1”灭，“0”亮。W/R21LED_HEALTHY0_面板HEALTHY灯的驱动信号（红色）。由ICH3和BMC共