北邮信息工程信号与信息处理综合实验FPGA实验一报告

1、信号与信息处理综合实验报告信息与通信工程学院信号与信息处理综合实验报告（fpga部分）班级： 姓名： 学号： 序号： 日 期： 第6页 实验一 fpga使用入门一、实验目的（1）掌握ise 13.2集成开发环境和modelsim软件的使用方法；（2）熟悉s6 card实验板的使用方法。（3）掌握使用verilog hdl语言实现常用组合逻辑和时序逻辑的方法。（4）了解chipscope的功能与使用方法二、 实验内容（1）熟悉s6 card实验板；（2）熟悉ise集成开发环境；（3）3比特加法器仿真与上板实验（4）m序列产生器仿真与在板chipscope调试三、程序基本信息（一）、程序模块描述：

2、1、3比特加法器：功能：对输入的两个3比特值进行相加，输出3比特和值以及进位情况。源程序模块名：adder_3。包含参数：a（3位二进制数），b（3位二进制数），表示相加的变量，均为输入；sum（3位二进制数），表示相加后的和，输出参数；cout（1位二进制数），表示进位，输出参数。主要语句：assign cout, sum = a + b;加法器的主要语句，实现a和b的相加，和存储在sum中，进位存储在cout中。测试文件模块名：test_adder_3。包含信号：a，b，均为3位二进制数，reg类型；wire（3位二进制数），cout（1位二进制数），均为wire类型。该文件从仿真开始，每

3、隔50时间单位对a和b赋值如下：（0，0），（0，1），（1，1），（2，1），（2，2），（7，6），（7，7）。2、m序列产生器功能：产生4级m序列（长度为15）。源程序模块名：m_seq_gen。包含参数：clk（输入）：时钟信号；reset（输入）：重置信号，在系统初始化完毕后置信号值为1；seq（输出）：输出的m序列；state（4位二进制数）：系统中间变量，记录系统中寄存器的状态；主要语句：（1）if(!reset) state = 4b1111;在reser值为0时，初始化系统寄存器值为1111。（2）begin state3:1 = state2:0; state0 = (st

4、ate & 4b1001); end 该段语句描述了m序列的产生过程中，系统中状态的变化。在每一个周期内，第一个和第四个寄存器的值作异或运算后，寄存器移位，运算出的值赋给第一个寄存器，构成新的系统寄存器状态值。（3）assign seq = state0;把寄存器第一位的值作为m序列输出。测试文件：模块名：test_m。包含信号：clk：时钟信号，reg类型；reset：重置信号，reg类型；seq：输出的m序列，wire类型。该文件从仿真开始，产生周期为20个时间单位的方波作为时钟，并且开始的150个时间单位置reset为0，而后置1作为触发信号。另外seq是输出的m序列信号，直接从源程序中

5、获得。wire（3位二进制数），cout（1位二进制数），均为wire类型。2、程序流程：（1）3bit加法器：略。（2）m序列产生器：四、功能测试记录 1、3bit加法器：（1）modelsim功能仿真（simulate behavioral model）： 从上图可以看到，加法器代码本身已无问题。另外可以注意到当a、b的和大于7时（从图中第六组a、b值开始），就会产生进位。 （2）modelsim布线仿真（simulate post-place & route model）： 波形与功能仿真并无太大不同。但布线仿真与功能仿真还是有较大区别。首先执行仿真需要计算机更长的运行时间，且仿真出来的

6、波形输入与输出之间存在一定的延时。虽然功能仿真和布线仿真都完全由计算机实现，但布线仿真是在模拟硬件实际运行情况，功能仿真不考虑这些问题。因此布线仿真时需要考虑更多硬件本身的实际因素，导致仿真所需时间变长，且加入一些延时让仿真结果更接近真实情况。 （3）板子加载程序后的运行情况： 2、m序列产生器： （1）modelsim功能仿真： 该图中，第一行为时钟信号，第二行为重置信号，第三行为输出的m序列。 （2）chipscope：严格来说，chipscope是一款调试工具而非仿真工具。它在工程里加入采集数据的内核，当程序下载到芯片里并运行时，它可以采集要观察到的信号并在计算机上显示出来。上图波形与功能仿真不同，因为它只显示了data signals里的信息，仅有四个寄存器状态和输出的序列，而没有时钟和重置信号。五、调试过程中的主要问题及难点1、加法器编译出错。语句assign cout, sum = a + b;不应放在声明部分里。2、功能仿真时modelsim波形出错。进行仿真时选错了测试文件。3、设置core inserter的信号时，发现select net窗口左下部分无信号可选。源代码可能出现问题。4、core inserter设置好后，编译工程时出现错误，无法启动chipscope。core inserter的信号设置有误，必须完全按照指导书