浙大通信原理大作业

1、湖戸乂唆实验报吿 1 课程名称:指导老师:成绩: j 实验名称：伪随机序列编码及解码实验类型:同组学生姓名: i 一、实验目得与要求（必填）4-二、实验内容与原理（必填） j 三、主要仪器设备（必填）。四、操作方法与实验步骤 j 五、实验数据记录与处理。六、实验结果与分析（必填） ? 七、讨论、心得 |0实验要求: ：1、环境与工具适应； :2、伪随机编码，含5级m序列、M序列； i 3、归零码、差分码得编码与解码； j 4、双相码、CMI得编码与解码； j 5、AM I、PST、HDB3得编码与解码. 1|1 5级m序列: 装实验原理： 查找本原多项式表，得到5级m序列得本原多项式为x5+x

2、2+l,即有 订Co=C2=C 5 = 1 ,C 1 =C?= C 4= 0 对照课本P380图1 2-4,以逻辑运算“异或”表示加法器得“加”运算，则可以得到以 线 下得电路图： 其中,上图中右下角BNAND6器件得使用就是为了避免序列“00 0 00得出现。当只 有为全零时，BNAN D6输出才为1 ,此时5个D触发器得置位端有效，将“ 0 0 0 0 0”置为 “11111” 仿真结果： Simulation Waveforms Sinulatioa node; Tiling 4 上图两条粗线间恰为一个周期，共有3 1us,而一个状态占lus,即为31个状态，这与5级m 序列得总状态数N

3、=25- 1 =3 1相等。此外，经检验有 从而得以验证结果得正确性。 实验波形： 2 5级M序列： 实验原理： 查找去原多项式表，得到5级m序列得本原多项式为x5+x2+l,B|J有 Co=C2=C5=l Ci=C 3=C4= 0 对照课本P38 0图I 2-4,以逻辑运算“异或”表示加法器得“加”运算，并在此基础上 增加一条支路（a4、a3、a2、a 1得或非）引到加法器，则可以得到以下得电路图： 。下图中左下角BAND 6即为在5级m序列基础中新增得支路，其中多余得2个端口直接接 地. 仿真结果: 上图两条粗线间恰为一个周期，共有31us,而一个状态占lus,即为31个状态，这与5 级M

4、序列得总状态数N=2 1=3 1相等。此外，经检验符合课本P3 9 1递推方程（12、2- 47）,从而得以验证结果得正确性。此外，上图虚线框中为全零序列“OOO OO o 实验波形： 3单极性归壽码: 实验原理： 为方便起见取占空比为5 0%。当原码为1,则编码为1 -0；当原码为0,则编码恒为 0 比对上述伪随机序列仿真结果得时钟脉冲序列与5级m（或M）序列，发现单极性归零码 可以通过两者进行逻辑“与”得到，示意图如下所示。基于此可以得到归零码得编码电路。 至于解码电路得得到，比对上图左下角得原码（也即解码）与右下角得编码并结合时钟 脉冲，不难发现，若将时钟脉冲作为上升沿触发而将编码作为输

5、入则可以得到原码波形。在此需 要注意得就是，虽然数电课程中讲得就是上升沿触发要瞧触发前得状态，但山于实际器件存在 延时，故在Quartus2仿真及实验过程中均就是曲触发后得状态决定，这一点已在实践中得到 证明。山此借助上升沿触发得D触发器进行归零码得解码。 其中，之所以在解码时乂使用与门将时钟脉冲与5级m序列进行“与”运算而非直接从 编码输岀引岀得原因，就是从编码输出引出得相位与编码直接输出得相位差了 18 0度，尽管 两者都就是同一点上得波形。 仿真结果： 实验波形: RIGOL STOPf 800n）U CH“ 2.00U Haa 2.00U Time 50.00ns 0-0 与1 1表示

6、低电平。9 编码过程如上所示，山 可以借助T触发器来实现。原码 也可以借助于D触发器，以.编 个状态，并将与当前状态进彳 则不难发现，编码中要发生跳变就必须当原码为1时因而, CP脉冲作为上升沿触发，原码作为T端口输入。当然， 寻就是同组同学得电路图,思想就是通过D触发器保存前一 ；算。显然，若前后两个状态不同，异或后得到“1”，否则 为“0”，这与差分得编码思想一致，只就是此方法会至少滞后1个周期基于此便可得到差分 码得编码电路图. 至于解码过程，若仍采用上述编码得后一种思想，则解码与编码同效.这就是因为解码得 差分码便就是原码,可以说就是两者处于相同得地位。当然,这也可以从“异或”逻辑运算

7、得特 点得到。因此，仍将编码得前后状态进行“异或”运算便得到解码，只不过乂至少滞后编码一 个周期以上。 正就是因为该方法得编码与解码必然会有较大得延时滞后，故电路图上右上角存在两个 为减少滞后时间而采用得D触发器，当然这其中得性价比不高. 仿真结果: A 英 罠 实验波形: 5双相码： RI60L STOP 实验原理： 双相码得编码规则就是当原码为1时，则编码为1 f 0;当原码为0时，则编码为0-1. 具体得波形表示为 山上面波形图，不难发 得“同或”运算。基于此币 CP 原码 $为CP脉冲与原码得“同或”，且解码为CP脉冲与编码 、路图如下所示。 编码 ars. ;帼 g: :二必茶、二:

8、 二二：二：7耳闊 二 No 玄=： 仿真结果: Md如订乔盼 15.6 滋 9?.48w 8288 yoscja jieta CO 0 Tit 120 0 Ti： U0 0 w 160 0 ns IS) 0 rr 200.0 X2 22J 0 ns 24fl 0 m 26D.O ac 29 Ox 血 0 佃 90II1JII I l1Ii_L LrnnTJinrui I_I_L 实验波形: RIGOL STOP J O 12.0mU JTrLm Frei（l）-4.237MHz Fre2） =4.237MHz .丄 CHI iOOrnUl PKHP 2.00U Time 106.0ns 00

9、.0000s 6 CMI: 实验原理： CMI得编码规则为当原码为1.编码为11与00相互交替；当原码为0,编码为01。III 此可见，CMI码为1 B2B码. 山于当原码为1时存在交替现象,因此考虑釆用VHDL语言进行编码。其中，设定一个变 其中，编码为位于右下角偏上模块而解码为其下方得模块，具体VHDL语言在下文给出。 仿真结果： Master Tm?B=r 14.8?5w 16n$Irter/at 1303Stait C1Z 4T CM 24.0 “ 1S3.0 g S.O U 160.0 ni )P， z.晒口 实验波形: 原码 编码 编 码。 LIBRARY ieee: USE ie

10、ee stdjogic_l 164 ALL: USE ieees std_logic_unsigned. ALL: ENTITY CMI_code IS 丿、 LIBRARY ieee: USE ieee sldogic_l 164 ALL; USE ieee sldogic_unsignedx ALL: ENTITY CMI.decode IS PORT * PORT (Clk : in stdjogic; CP : in stdjogic; (Clk : in sld logic: CP : in stdjogic; Dalalnput: in stdjogic： DataOutput:

11、out stdjogic); E Cps【dogic： DataOutput: out sldogic ); END CMI.code: Eode: ARCHITECTURE CMIcode OF CMI_code IS Al 原码 JRE CMIdecode OF CMI_decode IS signal ControlSig : stdJogic;-CMI 码元控制信号 - 31Sig : stdJogic;-CMI 码元控制信号 signal count: std_logic:-,00,l V 编码 stdJogicr-Wl T signal DataBuffer: sld_logic.

12、vectorf 1 downto 0);-CMI 码元寄存 iuffer: stdjogic_veclor( 1 downto 0);-CMI 码元寄存 begin beW process(CP)-CMI 编码进程 pr DataBuffer( 1 )= Datalnput: DataBuiYer = H01H; ControlSig-基带信号为T则交替编为”11”与”00: DataOutput=DataBuffer( 1) xnor DataBuffer(O); if count = *0* then else DataBuiYer =HHU; DataBuffer(O)= Datalnp

13、ut: count=r； ControlSig v= T; else end if: DataBuffer e 仿真结果: b Master 1 rre Bar: 14.875 ns Pcirtei: I0B.6I m Intew#: SJ.M 於 5tait End 90.0 ns 133.0 ns 170.0 ns 210 0 as 250.0 ns 2SO 0 a 530.0 ns 370 0 ns 410.0 ns 450 0 ns493.0 ns I UrO Cl 朋 AWIl AHT2 AHI _dec ode LruwwwLnjULrLrwLnruLnjmnjuwLnjULrLr

14、uwLruwLrmR _j_II_ii- RieOL 实验波形: 原码 编码 OIUOOU UmmO). 372HU 2MNU CK2s 2MMU Tiw W*w ee.eens RiaOL STOP 原码 解码 Z 1S4U .mmmnrw .nLruwjrinnr UmxW. 376MU 19OMV CH2= 2MMU Tiw 9W.0TW -64.eens 编码 LIBRARY ieee: WHEN r= USEieee、s(dogic_l 164、ALL: if count = O then USEieee、stdJogic.unsigned ALL; DataBuffer = 001

15、0; ENTITY AMI_code IS couiit=r； PORT r 9： else (Clk : in stdjogic; Datalnput: in stdjogic: DataBuffer =M10M; DataOutputl : out stdjogic; couniv=0; DataOutpulO : out stdjogic ): end if; END AMLcode; END CASE: ARCHITECTURE AMIcode OF AMI.code IS DataOutputl =DataBuffer(l); signal count: stdJogioOriO*

16、DataOutputO DataBuffer = ”00”； 仿真结果: 3D.92m A 40辄 60.0 ns 120.0 ns i 1E0.0 ns i 200.0 ns 240.0 ns ii 2EO.Ons i 叫皿 皿卩ns 100.0 nsq邺ns 更 Haie 14.8?5 ns 卩0 CH Ml 91 L 11 02 KT1 1 佛 r 丁 b MdsleiTmeBai: 14.875 r Porte 4579 ns Irta*血 Sht Eni LIBRARY ieee: DBulYerl l=DBufferl; DBufferl=DataBufferl: count=r：

17、 DataBufferl(l ) =DalaInputl; DataBufferl(O) ALL: ENTITY PST decode IS PORT (Clk: in stdJogiciDatalnputl : in stdjogic; DatalnputO : in stdJogic:DataOutput: out std_logic); END PST_decode: ARCHITECTURE PSTdecode OF PST decode IS LIBRARY ieee: USEieee、stdjogic_1164. ALL: USE ieee sld_logic_unsigned.

18、ALL: ENTITY PST code IS PORT (Clk : in std_logic: Datalnpul: in sld_logic： DataOutputl : out stdjogic; DataOutputO: out stdjogic); END PST.code: ARCHITECTURE PSTcode OF PST code IS signal count: stdjogic;-j01*10* signal DataBuffer: std_logic_vector( 1 downto 0); signal Dbuffer: std_logic_vector( 1 downto 0); signal cl:stdjogic: signal c2:stdJogic; begin process(Clk) begin if Clk*event and Clk = T then if count = *0* then Dbuffer=DataBuffer: DataBuffer( 1) = Dalalnput; count=l*; else DataBufferfO) hdbl |PIN_64 | R