EDA16位加法计数器的设计0001

1、北京理工大学用程序输入方法设计一个16 位二进制加法计数器学 院：机械 xxxx 学院专业班级：10 机械电子工程 x 班姓 名：陈 xx学 号 ：10xxxxxx指导教师：xxx 老师目录摘要11 绪论 22 计数器的工作原理 3.3 设计原理 4.4 电路系统的功能仿真 4.6 个人小结 1.7.参考文献 1.8.摘要计数器是数字系统中使用较多的一种时序逻辑器件。 计数器的基本功能是统 计时钟脉冲的个数，即对脉冲实现计数操作。计数器也可以作为分频、定时、脉 冲节拍产生器和脉冲序列产生器使用。 计数器的种类很多， 按构成计数器中的各 触发器是否使用一个时钟脉冲源来分， 可分为同步计数器和异步

2、计数器； 按进位 体制的不同， 可分为二进制计数器、 十进制计数器和任意进制计数器； 按计数过 程中数字增减趋势的不同， 可分为加法计数器、 减法计数器和可逆计数器； 还有 可预制数和可编计数器等等。本次课程设计将利用众多集成电路软件软件中的 Quartus II 软件，使用 VHDL语言编程完成论文用程序输入方法设计一个 16 位 二进制加法计数器，调试结果表明，所设计的计数器正确实现了计数功能。关键词：二进制；加法计数器； VHDL 语言1 绪论现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化，即 EDA (Electronic Design Automation)技术。 EDA

3、 技术就是依赖功能强大的计算 机，在集成电路软件平台上，对以硬件描述语言HDL ( Hardware DescriptionLanguage)为系统逻辑描述手段完成的设计文件，自动完成逻辑编译、化简、分 割、综合、布局布线以及逻辑优化和仿真测试， 直至实现既定的电子线路系统功 能。现在对 EDA 的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、 化工、矿产、生物、医学、军事等各个领域，都有 EDA 的应用。目前 EDA 技 术已在各大公司、企事业单位和科研教学部门广泛使用。 例如在飞机制造过程中， 从设计、性能测试及特性分析直到飞行模拟，都可能涉及到 EDA 技术。一般所 指的 EDA

4、 技术，主要针对电子电路设计、 PCB设计和 IC 设计。EDA 工具软件可大致可分为芯片设计辅助软件、 可编程芯片辅助设计软件、 系统设计辅助软件等三类。 常用的 EDA 工具软件平台有： Matlab、Protel、Proteus、 OrCAD 以及我们学习的本次课程结课论文所用到的 Quartus II 等。而且 EDA 工 具软件平台一般都有第三方软件接口，以便于与其他软件联合使用。本次课程结课论文在设计 16位二进制加法计数器时所用到的 EDA 软件工具 平台是 Quartus II。Quartus II 是 Altera 公司的综合性 PLD(可编程逻辑器件) 开 发软件，支持原理

5、图、VHDL 、VerilogHDL 以及 AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设 计输入到硬件配置的完整 PLD 设计流程。 Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结合，可以方便地实现各种 DSP 应用系统；支持 Altera 的片 上可编程系统( SOPC)开发，集系统级设计、嵌入式软件开发、可编程逻辑设 计于一体，是一种综合性的开发平台。 本文将介绍在 Quartus II 平台上利用 VHDL 语言来实现 16 位二进制加法

6、计数器的程序设计。2 计数器的工作原理计数器是数字系统中使用较多的一种时序逻辑器件。 计数器的基本功能是统 计时钟脉冲的个数， 即对脉冲实现计数操作。 其工作原理可概述为： 当输入时钟 脉冲的一个上升沿（也可以是下降沿）来临时，二进制数据的低一位加1（或减1），并向高位进 1（或借 1）。在没有外部约束条件时，计数器可进行与其二进制 位数对应的数值的相应进制的自循环计数， 如位数为 3 的计数器可进行 8 进制的 自循环加法或减法计数。可根据需要来设置计数器的位数， 并通过外部约束条件来人为设定计数器的 计数模数，来得到计数进制符合需要的 N 进制计数器。所谓 N 进制计数器，是 指一个计数器

7、的计数过程，在经历时钟脉冲信号的个为 N 之后，二进制数据又 回到初始状态的计数器。表 2.1 计数器的状态表时钟Q0Q1Qn-1Qn0000.0000100012001030011.2n-111 .102n111.11112n+1000.0000图 2.1 计数器的状态图3 设计原理本论 文所 设计 的 16 位二进制加法计数器，其中 16 位计数器输出 Q15.0=0000000000000000，时钟 CLK 的上升沿到来时，计数器处于预置工作 状态，输出 Q15.0= D15.0 ，D15.0是16位并行数据输入端， COUT 是进位 输入端，当 UPDOWN=0（ 进行加法操作 ）且

8、输出 Q15.0=1111111111111111时， COUT=1 表示进位输出。4 电路系统的功能仿真1. 编辑文件（ 1）启动 Quartus双击桌面上的 Quartus图标或单击开始按扭，启动Quartus。其初始界面如图 1 所示。图 1 初始界面 （ 2）编辑文件单击标题栏中的 File New 对话框，如图 2 所示。图 2 输入选择对话框单击 New 对话框的 Device Design Files 选项卡， 选择编译文件的语言类型。 这里选择 VHDLFiles ，选好后单击【 OK 】按钮，打开 VHDL 文本编辑器窗口，并在其中输入图 3 所示的程 序，这是一个与门的 V

9、HDL 程序。图 3 文本编辑器输入完成之后，单击 File Save As 选项，将编辑的文本文件存在已建立的文件夹c:Users下，存盘文件名应该与 VHDL 程序的实体名一致， 即 Vhdl1.vhd 。当出现问句 Do you want to create 时，可选“否” 。2. 创建工程（ 1）打开建立新工程向导单击 File New Project Wizard 菜单，出现新建工程向导对话框，如图4 所示。图 4 新建工程向导在图 4 中，单击【 Next】按钮，出现如图 5 所示的工程基本设置对话框。图 5 工程基本设置和情况在最上面的输入框中输入工作库文件夹的地址，本例的地址是

10、 C:User/GongYu/Desktop/EDA/cnt16 ，或者单击该对话框最上一栏右侧的【 】按钮，出现选择文件夹的目录。(2) 将设计文件加入工程中单击图 7 中的【Next】按钮， 在弹出的对话框中， 将与本工程有关的文件加入， 有两种方法： 一种是单击右边的【 Add All 】按钮，将设定工程目录中的所有 VHDL 文件加入到工程文件栏；另一种是单击【 Add 】按钮，从工程目录中选出相关的 VHDL 文件。图 5 中间的输入框就是该工程的名称， 一般可以用顶层文件的名称作为工程名称， 本例的顶 层文件名是 cnt16。最下面的输入框要求输入顶层设计文件实体的名称，本例顶层文

11、件的实 体名称是 cnt16 。图 5 就是完成后的效果。图 8 加入设计文件(3) 选择仿真器和综合器类型单击图 8 中的【 Next 】按钮，这时弹出选择仿真器和综合器类型的窗口。如果选择默认的NONE ，表示使用 Quartus中自带的仿真器和综合器。在本例中都选默认的NONE 选项。如图 9 所示。图 9 EDA 工具设置(4) 选择目标芯片单击图 9 中的【 Next 】按钮，根据系统设计的实际需要选择目标芯片。首先在 Family 栏选 择芯片系列，本例选择 ACEX20KE 系列。在此栏下方，询问选择目标器件的方式，选No ，表示允许编程器自动选择该系列中的一个器件；单击 Yes

12、选项，表示手动选择。如图 10 所 示。图 10 器件模式本例采用手动选择， 单击图 10中的【 Next】按钮，选择此系列的具体芯片： EP20K30ETC144-1 ， 如图 11 所示。图 11 目标器件选择单击【 Next】按钮后，弹出工程设置统计窗口，如图12 所示。图 12 摘要（5）结束设置最后单击图 12 中的【 Finish 】按钮，结束设置。在 Quartus主窗口的左侧，如图 13 所示。图 13 工程管理窗口该图是工程 ex1_v 的工程管理窗口 （或称 Compilation Hierarchy 窗口 ），主要显示本工程项目 的层次结构和各层次的实体名。3. 目标芯片

13、的配置（1）选择目标芯片 单击标题栏中的 Assignments Settings 菜单，在弹出的对话框中选 Category 下的 Device 选 项，然后在右侧选择目标芯片 EP20K30ETC144-1 （此芯片已在建立工程时选定了） 。也可在 Available devices 栏分别单击 Package（封装形式） 、Pin count （管脚数量）和 Speed（速度） 来选定芯片。如图 14 所示。图 14 选择器件对话框（2）选择目标器件编程配置方式单击图 14 中的【 Device & Pin Options 】（本例中字母 D 被挡住了）按钮进入器件与管脚 操作对话框，

14、首先选择 Configuration 项，在此框的下方有相应的说明， 在此可选 Configuration 方式为 Passive Serial，这种方式可以直接由 PC 机配置，也可由专用配置器件进行配置。使 用的配置器件选 Auto（系统自动配置） ，如图 15 所示。图 15 配置选项卡（3）选择输出配置单击图 15 中的 Programming Files 选项卡，可以选 Hexadecimal ，即产生下载文件的同时， 产生十六进制配置文件， Start（起始地址）设为 0， Count （计数）设为 Up（递增方式） 。如 图 16 所示。此文件可用于单片机与 EPROM 构成的

15、FPGA 配置电路系统。图 16 程序文件选项卡（4）选择目标器件闲置管脚的状态单击图 16中的 Unused Pins选项卡，可根据实际需要选择目标器件空闲管脚的状态，有三种状态可供选择： 作为输入并呈高阻状态、 作为输出并呈低电平状态、 作为输出并呈不确定状 态。也可以对空闲管脚不作任何选择，而由编程器自动配置。如图 17 所示。图 17 空闲管脚设置选项卡4. 编译（ 1）编译单击标题栏中的 Processing Start Compilation 选项，启动全程编译。 编译包括对设计输入的 多项处理操作，其中包括排错、数据网表文件提取、逻辑综合、适配、装配文件（仿真文件 与编程配置文件

16、）生成， 以及基于目标器件的工程时序分析等。如果工程文件中有错误，在 下方的信息栏中会显示出来。可双击此条提示信息，在闪动的光标处（或附近）仔细查找，改正后存盘，再次进行编译，直到没有错误为止。18 所示。编译成功的标志是所有进程都完成， 如图图 18 编译进程信息( 2) 阅读编译报告编译成功后可以看到编译报告，如图 19 所示。左边栏目是编译处理信息目录，右边是编译 报告。这些信息也可以在 Processing 菜单下的 Compilation Report 处见到。图 19 编译报告5. 仿真仿真就是对设计项目进行一项全面彻底的测试， 以确保设计项目的功能和时序特性符合 设计要求，保证最

17、后的硬件器件的功能与原设计相吻合。仿真可分为功能仿真和时序仿真。 功能仿真只测试设计项目的逻辑行为， 而时序仿真不但测试逻辑行为， 还测试器件在最差条 件下的工作情况。(1) 建立波形文件与 MAX+plus 仿真操作相同，仿真前必须建立波形文件。单击File New 选项，打开文件选择窗口。然后单击 Other Files 选项卡，选择其中的 Vector Waveform File 选项。如图 20 所示。图 20 新文件选择(2) 打开波形编辑器单击图 20中的【 OK】按钮，即出现空白的波形编辑器，如图21 所示。图 21 波形编辑器为了使仿真时间设置在一个合理的时间区域上，单击Edi

18、t End Time 选项，在弹出窗口中的 Time 输入框键入 50，单位选 us，即整个仿真域的时间设定为 50微秒，如图 22 所示。图 22 仿真时间设置单击【 OK 】按钮。结束设置后，要将波形文件存盘。单击File Save as 选项，将波形文件以文件名 ex1_v.vwf (默认名)存入文件夹 D:Designs 中。(3) 输入信号节点单击 View Utility Windows Node Finder 选项，会打开一个对话框。 在该对话框的 Filter 空白栏中选 Pins： all，然后点击【 list 】按钮。在下方的 Nodes Found 窗口中会出现了设计 工

19、程的所有端口管脚名，如图 23 所示。图 23 管脚编辑用鼠标将输入端口节点 A、B 和输出信号节点 C逐个拖到波形编辑窗口，如图 24 所示。图 24 波形编辑 单击图 23 中的关闭按钮，关闭 Node Finder 窗口。(4) 编辑输入波形 波形编辑器的按钮操作方法与 MAX+plus 相同。 利用这些按钮， 分别给输入管脚编辑 波形，如图 25 所示。图 25 已编辑输入波形(5) 启动仿真及阅读仿真报告单击标题栏中的 Processing Start Simulation 选项，即可启动仿真器。如图 26 所示。图 26 仿真结果从图 26 中可以看出，本次设计与门的输出 有着明显

20、的延时。单击左侧的栏目，能够打 开仿真报告利用 Quartus II 软件平台的仿真功能来对所设计的电子线路系统进行时序仿 真，以检测所设计的系统是否能够实现预期的功能，以便对源程序进行修改。完成整体电子线路系统的设计工作后， 新建 vwf 仿真文件， 对所设计的电子线路系统进行功能仿真，检测电子线路系统的正确性。图 4.1 新建仿真文件示意图图 4.2 计数模数为 10 的功能仿真波形图 4.3 计数模数为 16 的功能仿真波形以上是以 10进制和 16进制计数模式为例的功能仿真波形在， 从图中可看出 所设计的电子线路系统可实现正确功能， 即该电子线路系统的设计是正确的。 在 仿真过程中由于源程序中时钟分频过大， 会导致看不到波形， 所以需要修改分频 参数，降低分频数， 以使在仿真过程中能够看到完整波形， 仿真正确后再改回原 来的参数。在仿真过程中， 可根据需要设置仿真时间长度， 以看到更多的仿真波 形，有利于从仿真波形中检测所设计的电子线路系统的正确性。6 个人小结经过本次“集成电路软件” 的课程设计， 自己对计数器的工作原理有了更深 的理解。本次课程设计使用的是 Quartus II 可编程逻辑器件软件开发平台，经过 本次课程设计后