EDA数据比较器的VHDL设计

1、复习：1简单信号赋值语句2条件信号赋值语句3选择信号赋值语句4-4 数据比较器的 VHDL 设计VHDL 语言的语句分为顺序语句和并行语句两大类， 并行语句可以直接 在结构体中使用，而顺序语句必须在进程中使用。一、进程（ PROCESS）语句进程语句作为一个独立的结构，在结构体中以一个完整的结构存在，是VHDL 语言中描述能力最强，使用最多的语句结构。进程语句是结构体的有 机组成部分，各个进程之间可以通过信号（ signal）通信，共同组成一个功 能强大的结构体。一个结构体内可以包含多个进程语句，多个进程之间是同时执行的。进 程语句本身是并行语句，但每个进程的内部则由一系列顺序语句构成。 1P

2、ROCESS语句的格式进程名： PROCESS （敏感信号表 ）进程说明语句； BEGIN 进程内顺序描述语句；END PROCESS 进程名 ； 进程名是可选项，如果有多个进程，则以进程名加以区别。 敏感信号表中的信号可以是在结构体中定义的信号， 也可以是在实体说 明中定义的端口（但只能是输入端口、双向端口或 Buffer 类型端口），进程 的启动是通过敏感信号表中敏感量的变化激励的， 也即当且仅当敏感信号表 中的敏感量有变化时进程才能启动。 应用时应将进程中所有输入信号都列入 敏感表内，但切勿将变量列入敏感表，因为进程只对信号敏感。另外， wait 语句在进程中的作用与敏感信号表相似，有敏

3、感信号表就不需要 wait 语句， 有 wait 语句则不能出现敏感表。进程说明语句是可选项， 主要用途是定义进程中将要用到的中间变量或 常量，但此处只能定义“变量” ，而不能定义“信号” 。进程中语句的执行具有顺序性，真正的具有描述行为的语句是 BEGIN 开始到 END PROCESS 之间的语句。2进程语句的主要特点（1）同一结构体中的各个进程之间是并发执行的，并且都可以使用实 体说明和结构体中所定义的信号；而同一进程中的描述语句则是顺序执行 的，即 PROCESS结构中的语句是按顺序一条一条向下执行的，并且在进程 中只能设置顺序语句。（2）为启动进程，进程的结构中必须至少包含一个敏感信

4、号或包含一 个 WAIT 语句，但是在一个进程中不能同时存在敏感信号和 WAIT 语句。（3）一个结构体中的各个进程之间可以通过信号或共享变量来进行通 信，但任一进程的进程说明部分只能定义局部变量，不允许定义信号和共享 变量。（4）在敏感信号表中的任意一个敏感量发生变化，则启动 PROCESS 语 句，从上到下逐句执行一遍。当执行完成就返回到 PROCESS语句，并悬挂 在该语句处，等待敏感量的再次变化。二、IF 语句IF 语句又称条件语句。是根据所指定的一种或多种条件来决定执行哪 些语句的一种重要顺序语句，因此也可以说成是一种控制转向语句。1 IF 语句的格式IF 语句一般有三种格式：（1）

5、跳转控制。格式如下：IF 条件 THEN顺序语句；END IF ；（2）二选一控制。格式如下：IF 条件 THEN顺序语句；ELSE顺序语句；END IF ；（3）多选择控制语句。格式如下：IF 条件 1 THEN 顺序语句 1；ELSIF 条件 2 THEN 顺序语句 2；ELSIF 条件 n THEN 顺序语句 n；ELSE顺序语句；END IF ；2IF 语句的主要特点（1）每个 IF 语句必须有一个对应的 END IF 语句 。（ 2）if 语句中的条件值必须是布尔类型（ boolen）例： IF（ a b） THEN output b）的结果为 true ，则 output=1，否则

6、 output 维持原数据 不变，且跳到 END IF 后面语句执行。（3）IF 语句是顺序语句，不仅能实现条件分支处理，而在条件判断上 有先后顺序，因此特别适合处理含有优先级的电路描述。三、数据比较器的 VHDL 设计数值比较器是对两个位数相同的二进制数进行比较并判定其大小关系的算术运算电路。 数值比较器的逻辑电路图如下图所示：AB数值比较器的真值表为：A 与 B 的关系YAYBYCAB100AB 、 A B) THENYA =1;YB =0;YC =0;ELSIF(A B) THENYA =0;YB =1;YC =0;ELSEYA =0;YB =0;YC =1;END IF;END PRO

7、CESS;END behave;四位数值比较器的功能仿真为：IF 语句处理含有优先级的电路描述我们将在下节的优先编码器的设计 中进行讲述。四、练习用 IF 语句和条件信号赋值语句分别描述 4 位数据比较器。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY comp4_2 ISPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);B:IN STD_LOGIC_VECTOR(3 DOWNTO 0);Y: OUT STD_LOGIC_VECTOR(2 DOWNTO 0);END comp4_2;ARCHITECTURE behave OF comp4_2 ISBEGINYB ELSE010 WHEN AB ELSE 001;END behave;总结：IF 语句与条件信号赋值语句的区别：（1）IF 语句是顺序描述语句，因此只能在进程内部使用，而条件信号 赋值语句是并行描述语句，要在结构体中的进程之外使