数字时钟课程设计全文

1、数字时钟设计 摘 要 随着电子数字技术的发展，更精密的数字显示已成为趋势。数字时钟是一种用数 字显示秒分时的记时装置，与传统的机械钟相比，它具有走时准确显示直观 无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表， 大到车站码头机场等公共场所的大型数字显示时钟。 本课题利用电子技术知识设计出一个数字时钟，数字钟是一个将“ 时”、“分”、 “秒”显示于人的视觉器官的计时装置。电路系统由秒信号发生器、“时、分、秒” 计数器、译码器及显示器等电路组成。通过本课题练习，学生对综合知识应用能力、 设计能力将有较大提高，对今后从事电子产品的研制、生产、经营维修等打下基础。 此次设计

2、要用通过简单的逻辑芯片实现数字时钟。要点在于用 555 芯片连接输出为一 秒的多谐振荡器用于时钟的秒脉冲,用 74ls160(10 进制计数器)74ls00(与非门芯片) 等连接成 60 和 24 进制的计数器,再通过七段数码管显示，构成了简单数字时钟。 关键词：数字时钟,数码管, 555 芯片,计数器 目 录 1 绪 论.1 1.1 课题描述 .1 1.2 基本工作原理及框图 .1 2 电路的实现方案.2 3 相关芯片及硬件电路.3 3.1 555 芯片.3 3.1.1芯片引脚介绍.4 3.1.2 组合振荡电路.4 3.2 74ls90 芯片及分频电路.5 3.3 74ls160 芯片.6

3、3.3.1 74ls160 的引脚图及功能特性.6 3.3.2 计数器的实现.7 3.4 对时对分电路.9 3.5 整点报时电路 .10 4总体描述.11 总 结.12 致 谢.13 参考文献.14 1 绪 论 1.1 课题描述 本课题利用电子技术知识设计一个数字时钟。秒、分、时分别为 60、60 和 24 进 制计数器。秒、分均为六十进制，即显示 0059，它们的个位为十进制，十位为六进 制。分秒功能的实现：用两片 74ls160 组成 60 进制递增计数器。时为二十四进制计数 器，显示为 0023，个位仍为十进制，而十位为三进制，但当十进位计到 2，而个位 计到 4 时清零，就为二十四进制

4、了。时功能的实现：用两片 74ls160 组成 24 进制递增 计数器。通过本课题练习，学生对综合知识应用能力、设计能力将有较大提高，对今 后从事电子产品的研制、生产、经营维修等打下基础。 1.2 基本工作原理及框图 工作原理：振荡电路产生的 1khz 脉冲信号经三级十分频电路分频后产生的 1hz 脉 冲信号输入 74ls160 连成的 60 进制秒计数器，再由秒计数器每 60 秒进位输出给 60 进 制分钟计数器，分钟计数器满 60 后产生进位信号输入给 24 进制小时计数器，从而实 现 24 小时制数字时钟的功能。基本工作原理框图如图 1 所示。 时 钟 分 钟 秒 钟 二十四进制 计数器

5、 六十进制 计数器 六十进制 计数器 脉冲振荡 器 分频器 校准时分电路 整点报 时器 图 1 基本工作原理框图 2 电路的实现方案 1、时钟信号源的实现 时钟信号源是时钟类项目的心脏，它的精确度直接影响到整个项目的性能。虽然 石英晶体振荡器会比 555 芯片组合的振荡电路精确些，但为了能在课程设计中充分运 用自己所学，提高自己的综合应用能力，最后还是选择了使用 555 芯片的组合电路。 2、分频器的实现 用异步十进制计数器 74ls90，同步十进制计数器 74ls290，双时钟同步加减计数 器 74ls192 都可以很容易构成十进制，十二进制，二十四进制，六十进制分频器。另 外，在对时钟进行

6、 2 分频时，cd4020，cd4040，cd4060 也都能实现各种级数的二进 制分频。 3、时分秒功能的实现 秒、分、时分别为 60、60 和 24 进制计数器。秒、分均为六十进制，即显示 0059，它们的个位为十进制，十位为六进制。分秒功能的实现：用两片 74ls160 组成 60 进制递增计数器。时为二十四进制计数器，显示为 0023，个位仍为十进制，而十 位为三进制，但当十进位计到 2，而个位计到 4 时清零，就为二十四进制了。时功能的 实现：用两片 74ls160 组成 24 进制递增计数器。 4、对时对分功能的实现 “对时”即快速预置一般是针对“分、时”等操作，其实现方法可以是将

7、秒信号 直接加到“分、时”计数器上，因此对时分电路其实是一个数字信号的转换开关 5、整点报时功能的实现 使用蜂鸣器报时将分钟计数器满 60 输出给时钟个位计数器的脉冲信号引入蜂鸣器 电路，使其发出警报声。 3 相关芯片及硬件电路 3.1 555 芯片 因输入端设计有三个 5k 的电阻而得名。两个比较器 c1 和 c2 各有一个输入端 连接到三个电阻 r 组成的分压器上，比较器的输出接到 rs 触发器上。此外还有输出 级和放电管。输出级的驱动电流可达 200ma。比较器 c1 和 c2 的参考电压分别为 ua 和 ub，根据 c1 和 c2 的另一个输入端触发输入和阈值输入，可判断出 rs 触发

8、器 的输出状态。当复位端为低电平时，rs 触发器被强制复位。若无需复位操作，复位端 应接高电平。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实 现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定 时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。它内部包括两个 电压比较器，三个等值串联电阻，一个 rs 触发器，一个放电管 t 及功率输出级。 它提供两个基准电压 vcc /3 和 2vcc /3 。555 定时器的功能主要由两个比较器决定。 两个比较器的输出电压控制 rs 触发器和放电管的状态。在电源与地之间加上电压， 当 5 脚悬空时，则电

9、压比较器 a1 的反相输入端的电压为 2vcc /3，a2 的同相输入 端的电压为 vcc /3。若触发输入端 tr 的电压小于 vcc /3，则比较器 a2 的输出为 1，可使 rs 触发器置 1，使输出端 out=1。如果阈值输入端 th 的电压大于 2vcc/3，同时 tr 端的电压大于 vcc /3，则 a1 的输出为 1，a2 的输出为 0，可 将 rs 触发器置 0，使输出为 0 电平。内部结构如图 2 所示。 图 2 555 内部结构图 3.1.1芯片引脚介绍 1 是地线，2 是触发，3 是输出电平，4 是复位，5 是控制电压，6 是阀值电压，7 是放电，8 是电源(vdd)。引

10、脚图如图 3 所示。 图 3 555 芯片 3.1.2 组合振荡电路 555 组合电路的周期 t=t1+t20.7（r1+2r3）c。555 电路构成的 1khz 多谐振荡器 原理如图 4 所示。 图 4 555 组合电路 3.2 74ls90 芯片及分频电路 1、芯片引脚图及功能特性 芯片引脚图如图 5 所示，是二五十进制计数器。当 r9=s9（1）s9（2）=0 时， 若 ro（1）ro（2）=1，则计数器清零，与 cp 无关，清零是异步的。 当 s9=s9as9b=1 时计数器置“9” ，即被置成 1001 状态。这种置数也是异步的。 除了计数功能，该芯片还可以作为分频器使用，将 qa反

11、馈给 b 端可构成 8421 码 十分频电路。 图 5 74ls90 芯片 表 1 74ls90 功能表 输入输出 ro1ro2r91r92qdqcqbqa hhlllll hhlllll hhhllh ll 计数 ll 计数 ll 计数 ll 计数 2、 分频器电路 74ls90 是二，五，十进制异步加法器，它由四个主从 jk 触发器和一些附加门电 路组成，整个电路可分两部分，在 74ls90 计数器电路中，设有专用置“0”端 r1、r2 和置位（置“9” ）端 s1、s2 十分频（8421 码）：将 qa 与 ck2 联接，可构成 8421 码 十分频电路。用三片 74ls90 可以构成三

12、级十分频器，将 1khz 矩形波分频得到 1hz 基 准秒计时信号。原理如图 6 所示。 图 6 用 74ls90 实现的分频电路 3.3 74ls160 芯片 3.3.1 74ls160 的引脚图及功能特性 图 7 74ls160 引脚图 图 8 74ls160 功能特性 同步十进制加法计数器 74ls160 电路增加了预置数、保持和异步置零的功能。 3.3.2 计数器的实现 1、 时钟二十四进制计数器 如图 9 所示是二十四进制计数器，即数显上会显示从 0023 共计 24 个数字。它 是由两个同步十进制加法计数器组成的。当第一个脉冲来到时两个数显同步置零，显 示 00 状态，即两个同步十

13、进制加法计数器的输出分别为 0000 和 0000，当第二个脉冲 来到时个位脉冲作用下第一个同步十进制加法计数器的输出变为 0001，而第二个同步 十进制加法计数器的工作状态控制端接的为低电平，所以不工作，继续保持为 0000 状 态不变，当第一个同步十进制加法计数器输入第九个脉冲后，rco 进位输出端会置为 1，同时第二个同步十进制加法计数器的工作状态控制端接的为高电平，所以开始工作， 输出由 0000 变为 0001，然后保持至第一个同步十进制加法计数器的输出再次变为 1001。当第一个同步十进制加法计数器的输出为 0010，同时第二个同步十进制加法计 数器的输出为 0011 时，两个同步

14、十进制加法计数器的预置数控制端被同时置为 0，即 两个同步十进制加法计数器的输出均变为 0000，从而完成二十四进制计数。 图 9 时钟计时显示 2、 分钟和秒钟六十进制计数器 如图 10 所示是六十进制计数器，即数显上会显示从 0059 共计 60 个数字。它也 是由两个同步十进制加法计数器组成的。当第一个脉冲来到时两个数显同步置零，显 示 00 状态，即两个同步十进制加法计数器的输出分别为 0000 和 0000，当第二个脉冲 来到时个位脉冲作用下第一个同步十进制加法计数器的输出变为 0001，而第二个同步 十进制加法计数器的工作状态控制端接的为低电平，所以不工作，继续保持为 0000 状

15、 态不变，当第一个同步十进制加法计数器输入第九个脉冲后，rco 进位输出端会置 1，同时第二个同步十进制加法计数器的工作状态控制端接的为高电平，所以开始工作， 输出由 0000 变为 0001，然后保持至第一个同步十进制加法计数器的输出再次变为 1001。当第一个同步十进制加法计数器的输出为 0101，同时第二个同步十进制加法计 数器的输出为 1001 时，两个同步十进制加法计数器的预置数控制端被同时置为 0，即 两个同步十进制加法计数器的输出均变为 0000，从而完成六十进制计数。 图 10 分钟和秒钟计时显示 3.4 对时对分电路 基本 rs 触发器可以完全消除开关的机械抖动，是最佳的一种

16、对时对分电路。用 74ls00 可以实现。如图 11 所示电路为校“时” 、校“分”电路。其中 s1 为校“分” 用的控制开关，s2 为校“时”用的控制开关。可以较快调整时间。 图 11 时间调整电路 3.5 整点报时电路 如图 12 把蜂鸣器接入三极管集电极，当分进位脉冲送入 npn 型三极管基极时， 使发射结电压保持正向偏置，集电结电压反向偏置，使三极管工作于放大状态，进而 发出蜂鸣声，使得人们获得现在是整点的信息。 图 12 整点报时电路 4总体描述 如图 13 所示，当标准秒脉冲给秒钟一个信号，秒钟开始正常计时。达到 59 秒时 就会给分钟一个脉冲，这时分钟将显示 01。当时钟显示 5

17、9 时，下个脉冲就会传给时钟， 时钟跳变加一的同时，脉冲信号也传给了整点报时电路，信号送入 npn 型三极管基极 时，使发射结电压保持正向偏置，集电结电压反向偏置，使三极管工作于放大状态， 进而发出蜂鸣声，使得人们获得现在是整点的信息。 图 13 数字时钟整体电路 总 结 经过两周的努力，终于将本次课程设计做完了，但由于水平有限，设计当中肯定 有不恰当的地方，请老师指出其中的错误和不当之处，使我能做出改正，我会虚心接 受。在本次课程设计过程中，我增强了自己的动手能力和分析能力。通过跟老师和同 学的交流，也通过自己的努力，我按时完成了这次课程设计。在此过程中，我学会了 很多，也看到了很多自己的不

18、足之处。在以后的学习生活中，我会努力学习专业知识， 完善自我，为将来的发展做好充分的准备。 总之，在这次课程设计中，我受益匪浅，学到了很多书本上所没有的东西，懂得 了理论和实际联系的重要性。在以后的学习中，我不仅要把理论知识掌握牢固，更要 提高自己的动手能力和分析能力 致 谢 通过两周的努力，终于将电子技术课程设计完成了，在完成课程设计的这两周里， 乐丽琴老师给予了我很大的帮助。她不仅指导我完成了设计，还教会了我做设计的一 般步骤、设计思想和设计方法。当我对此课程设计无从下手的时候，乐老师专心地为 我讲解，为我解决了很多实际存在的困难和问题。她在教室里为我们讲解原理，使得 我的课程设计能圆满完成，真正的从心理和解决实际问题上为我树立了很好的榜样， 我为能有这样的好老师而感觉到骄傲，每每对课程设计的撰写产生疑问时，她为我梳 理脉络，使我确立了本文的框架。在此我衷心的感谢一直不辞辛劳为我指明方向的乐 丽琴老师，也要感谢教会我知识的学校为我