基于Quartus六十进制计数器的设计讲解

1、EDA 技术实践课程设计 课 程 EDA 技术实践课程设计 题 目 六十进制计数器 院 系电气信息工程学院电气系 专业班级 学生姓名 学生学号 指导教师 2014 年 7 月 25 日 EDA 技术实践课程设计任务书 课程 EDA 技术实践课程设计 题目 六十进制计数器 专业 姓名 学号 主要内容： 利用 QuartusII 设计一个六十进制计数器。该电路是采用整体置数法接成的六十进 制计数器。首先需要两片 74160接成一百进制的计数器，然后将电路的 59 状态译码产 生 LD=0 信号，同时加到两片 74160上，在下一个计数脉冲（第 60 个计数脉冲）到 达时，将 0000 同时置入两片

2、 74160 中，从而得到六十进制计数器。主要要求如下： （1）每隔 1 个周期脉冲，计数器增 1； （2）当计数器递增到 59 时，进位端波形发生跳变，说明计数器产生进位信号，之 后计数器会自动返回到 00 并重新计数； （ 3）本设计主要设备是两片 74160 同步十进制计数器，时钟信号通过建立波形文 件得以提供。 主要参考资料： 1 朱正伟. EDA 技术及应用 M .第2版.北京：清华大学出版社， 2013. 2 李国洪. EDA 技术与实验 M .北京：机械工业出版社， 2009. 3 陈忠平，高金定，高见芳 .基于 QuartusII的 FPGA/CPLD 设计与实践 M .北京：

3、电 子工业出版社， 2010. 4 杨颂华.数字电子技术基础 M .第2版.西安：西安电子科技大学出版社， 2009. 5 阎石.数字电子技术基础 M .第 5版.北京：高等教育出版社， 2006. 6 康华光.电子技术基础：数字部分 M .北京：高等教育出版社， 2000. 完成期限2014. 7. 212014. 7. 25 指导教师 专业负责人 2014年 7 月 18日 目录 1 设计 1 2 方案选择与电路原理图的设计 1. 2.1 单元电路一：十进制计数器电路（个位） 2. 2.2 单元电路二：十进制计数器（十位） 3. 2.3 单元电路三：置数与进位电路 3. 3 元件选取与电路

4、图的绘制 4. 3.1 元件选取 4 3.2 电路图的绘制 4. 4 编译设计文件 5 5 仿真设计文件 6 6 总结 1.0. 参考文献 1.1. 电工电子仿真实践课程设计 （报告） 1 设计 六十进制计数器的功能要求： （1）每隔 1 个周期脉冲，计数器增 1； （2）当计数器递增到 59 时，进位端波形发生跳变，说明计数器产生进位信 号，之后计数器会自动返回到 00 并重新计数； （3）本设计主要设备是两片 74160 同步十进制计数器，时钟信号通过建立波 形文件得以提供。 图 1.1 同步十进制计数器 打开 QuartusII 软件，建立一个项目文件，以画原理图为设计方法，再新建一 个

5、 block 文件：点击 New，在 Device Design Files 标签下选择第二项，点击 OK 。 2 方案选择与电路原理图的设计 使用具有一定频率的时钟信号作为计数器的时钟脉冲作为同步控制信号，整 体电路通过两片 74160 与其他门电路辅助等单元电路构成以实现置数进位功能。 图 2.1 为六十进制计数器的总体电路原理框图。 图 2.1 电路原理框图 电工电子仿真实践课程设计 （报告） 2.1 单元电路一：十进制计数器电路（个位） 本电路采用 74160 作为十进制计数器，它是一个具有异步清零、同步置数、 可以保持状态不变的十进制上升沿计数器。每输入 10 个计数脉冲，计数器便工

6、作 一个循环，并且在进位端 RCO 产生一个进位输出信号。其功能表如表 2-1 所示， 连接方式如图 2.2所示。此片工作时进位端 RCO 在没有进位时 RCO=0，因此第二 片 ENP ENT0，第二片不工作。 表 2-1 同步十进制计数器功能表 CLK RD LD ENP ENT 工作状态 0 置零 1 0 预置数 1 1 0 1 保持 1 1 0 保持 1 1 1 1 计数 在新建好的 block 文件的图形编辑窗口中双击鼠标，或点击图中“符号工具” 按钮，或者选择菜单 Edit 下的 Insert Symbol 命令，即可对元件进行选择。选择元 件库中的 othersmaxplus2

7、74160。点击工具栏中 Orthogonal Node Tool 按钮便可 以对端子间进行连线， 其中值得注意的是， 点击工具栏中 Orthogonal Bus Tool 按钮 可以通过总线进行连接， 如图 2.2中四个输出端 QA、QB、QC、QD 可以通过一根总 线连接但可表示四位输出，而输出符号 Output 的 Pin name应改为 Q03.0。 接下片置数端 进位端，控制下片 ENP、 ENT 端 输出端，利用 总线接 Input 输出符号 图 2.2 十进制计数器电路（个位） 电工电子仿真实践课程设计 （报告） 2.2 单元电路二：十进制计数器（十位） 本电路同样采用 7416

8、0 作为十进制计数器，如图 2.3 所示。当第一片进位端 RCO 进位即 RCO=1 时，第二片 ENP ENT1，第二片开始计数工作，第一片每 计 10 个数，第二片加 1 （十位），当加到 59 时，由辅助门电路接入置数端使计数 器输出置 0000，并重新开始循环。 由于第二片（十位） 74160 输出端线路并不繁杂，因此本单元电路的四位输出 端可分别直接连接输出符号 Output，以便于观察波形。 接上片置数端 接高电平 时钟脉冲 接地 接上片进位端 输出端， 接 Input 输出 符号 接高电平或悬空 图 2.3 十进制计数器电路（十位） 2.3 单元电路三：置数与进位电路 通过创建波

9、形文件，产生具有一定频率的时钟脉冲提供触发信号，通常称这 个触发信号为时钟信号 （ CLOCK），记做 CLK 。当系统中有多个器件需要同时工作 时，就可以用同一个 CLK 信号作为同步控制信号，比如本电路中用到的同步十进 制计数器（ 74160）。 在时钟脉冲的触发作用下，当第二片（十位） 74160 加到 59 时，便由此单元 门电路接入置数端使计数器输出置 0000，并重新开始循环。 点击图中“符号工具”按钮，或者选择菜单 Edit 下的 Insert Symbol 命令，在 元件库中选择 primitives logic nand4和 not。其中 nand4表示具有四个输入端的 与非

10、门，辅助构成六十进制计数器； not 为非门，实现反相功能，并能产生进位输 出（高电平）。 电工电子仿真实践课程设计 （报告） 进位信号 3 元件选取与电路图的绘制 3.1 元件选取 元件的选取包括同步十进制计数器、与非门、反相器等，具体元件名称、型 号、数量及用途如表 3-1 所示。 表 3-1 元件的选取 名称 型号 数量 用途 同步十进制计数器 74160 2片 联成六十进制计数器 四端子与非门 NAND4 1个 辅助构成计数器 反相器 NOT 1个 实现反相（非）的功能 3.2 电路图的绘制 首先用两片 74160接成一百进制的计数器，然后将电路的第 59 状态译码产生 LD=0信号，

11、同时加到两片 74160上，在下一个计数脉冲（第 60 个计数脉冲） 到达时，将 0000 同时置入两片 74160 中，从而得到六十进制计数器。六十进制计 数器的状态转换图如图 3.1所示，完整原理图如图 3.2 所示。 00010203040506 070809101112131415 302928272625 242322212019181716 313233343536 3738394041424344 59585756555453 5251504948474645 图 3.1 状态转换图 电工电子仿真实践课程设计 (报告) 进制计数器原理图 图 3.2 4 编译设计文件 Quartu

12、sII 编译器的主要任务是对设计项目进行检查并完成逻辑综合，同时将 项目最终设计结果生成器件的下载文件。编译开始前，可以先对项目的参数进行 设置。编译完成以后，编译报告窗口 Compilation Report 会列出项目文件编译的相 关信息的清单，如编译的顶层文件名、目标芯片的信号、引脚数目等等。 全编译的过程包括分析与综合( Analysis&Synthesis)、适配( Fitter )、编程 ( Assembler)、时序分析( Classical Timing Analysis )这 4个环节，而这 4 个环节 各自对应相应的菜单命令，而且可以单独分步进行，也就是分步编译。 编译工作

13、非常简单，单击快捷菜单中的 Start Compilation 按钮，或者单击菜单 栏中 ProcessingStart Compilation，即可进行编译操作。 编译成功会弹出相应的对 话框，内容为 Full Compilation was successful，如图 4.1 所示。 图 4.1 编译成功 电工电子仿真实践课程设计 （报告） 5 仿真设计文件 1、建立波形文件 建立波形文件用来为设计产生输入激励信号。利用 QuartusII 波形编辑器可以 创建矢量波形文件，后缀为 .vwf 。步骤如下： （1）选择 QuartusII 主界面 File 菜单下的 New 命令，弹出新建对

14、话框（如图 5.1 所示）； 图 5.1 建立波形文件 （2）在新建对话框中选择 Other File 标签页，从中选择 Vector Waveform File， 点击 OK 按钮，则打开一个空的波形编辑器窗口（如图 5.2 所示）； 图 5.2 空白波形编辑器 电工电子仿真实践课程设计 （报告） （3）将波形文件保存，并将原理图文件和波形文件一并加到项目之下（如图 5.3所示），点击省略号按钮，选择波形文件和原理图文件，点击 Add All 即可 图 5.3 添加波形文件和原理图文件 2、输入信号节点 （1）执行 Edit 菜单中的 Insert Node or Bus 命令，或者在波形编

15、辑器在编 Name 列的空白处单击鼠标右键弹出 Insert Node or Bus对话框，如图 5.4 所示。 图 5.4 添加节点或总线（ 1 ） 电工电子仿真实践课程设计 （报告） 2）点击 Insert Node or Bus对话框中的 Node Finder.按钮，弹出 Node Finder 对话框，在窗口中添加全部信号节点，如图 5.5 所示 图 5.5 添加节点或总线 （ 2） 3、编辑输入信号 右键点击 CLK InsertValueClock 即可编辑时钟输入信号，如图 5.6 所示 图 5.6 时钟信号的设置 电工电子仿真实践课程设计 （报告） 设置好时钟输入信号后， 将

16、nRD输入端设置为高电平， 如图 5.7所示。这是由 图 5.7 清零端的设置 4、仿真波形文件 QuartusII 软件中默认的是时序仿真，如果进行功能仿真需要先对仿真进行设 置。六十进制计数器只需时序仿真即可辨别其设计的功能是否满足要求。 仿真过程的操作非常简单，选择 QuartusII 主窗口 Processing 菜单下的 Start Simulation 命令，或者直接单击快捷菜单中的 Start Simulation 按钮就可以开始进行 仿真工作了，仿真成功就会出现如图 5.8 所示的对话框。 图 5.8 仿真成功 仿真的结果如图 5.9 所示。在时钟脉冲的触发作用 出波形。由时序

17、图可看出，若时钟输入脉冲的频率为 Q10、Q11、 Q12和 Q13端输出脉冲的频率依次为 1/2f0、 1/64f0、1/128f0和 1/512f0。 ， 可仿真出各个端子的输 f0，则 Q00、 Q01、Q02、Q03、 1/4f0、1/8f0、1/16f0、1/32f0、 图 5.9 仿真波形 电工电子仿真实践课程设计 （报告） 仿真结果分析：由于本六十进制计数器的时钟脉冲的参数设置为周期T=5ns， 因此进位端在 t=28.5ns时输出进位信号，逻辑电平发生跳变，计数器在此时计数， 如图 5.10 所示。 图 5.10 计数进位 6 总结 本课程设计就六十进制计数器系统进行原理图设计

18、，使用软件 QuartusII 进行 了仿真，验证了设计的合理性和可行性。具体内容包括： 1、设计了六十进制计数器的单元电路和整体电路，包括十进制计数器单元电 路（个位）、十进制计数器单元电路（十位） 、置数与进位单元电路、整体电路等 等，通过 QuartusII 平台对数字电路进行设计，尤其是时序逻辑电路当中最常用的 计数器。本课程设计也是对日常生活中经常用到的数字电路逻辑器件六十进制 计数器进行设计，如一小时六十分钟，一分钟六十秒，只要将本设计中的时钟脉 冲的频率进行更改就可以变成一个计时器了， 将时钟脉冲频率改为 1Hz，这样每隔 1s 计数器加 1，当加到 59 时计数进位，如此完成一个循环，然后计时重新开始， 这便是计时器的计时功能了； 2、根据设计任务指标进行了相应元件选取， 包括同步十进制计数器、 与非门、 反相器等等。在设计电路和画原理图的过程当中，得到了老师和同学的帮助，因 此在此次课程设计当中学到了很多知识，让我对数字电路的基本器件和它们的工 作原理有了更深层次的理解； 3、利用 QuartusII 软件进行了编译和仿真，仿真结果表明结果与理论相匹配； 证明本课程设计的六十进制计