试验三集成计数器

1、实验三集成计数器 一、实验目的 1、掌握集成计数器构成 N进制的计数器的连接方法。 二、预习要求 1.熟悉芯片各引脚排列。 2理解构成模长M进制计数器的原理。 3. 实验前设计好实验所用电路，画出实验用的接线图。 三、实验内容 1、设计一模长 M = 60进制的计数电路。 1 ）用同步连接反馈预置法实现。 2 ）用同步连接反馈清零法实现。 2、按设计图连接电路。 CP接频率为1Hz的方波脉冲，各计数器的输出QQQQ接七段 BCD显示译码器CD4511的DCBA输入端，CD4511的输出接七段数码 显示器。 3、.接通实验箱电源，观察七段数码显示器计数状态的变化过程，并 记录该状态循环。 四、实

2、验器材 数字逻辑实验箱，74LS160, 74LS00 , 74LS20。 五、实验报告要求 1、60进制计数器的电路设计图、连线图和计数器的测试结果。 4、测试过程中出现的问题及解决办法。 六、实验用元件介绍 1.集成计数器74LS160 本实验所用集成芯片为异步清零同步预置四位8421码10进制加 法计数器74LS161，集成芯片的各功能端如图所示，其功能见附表。 VccCO Qo Q1 Q2 Q3 ET LD74LS160 功能表 16 15 |14 13 H2丽帀r9 RD LD ET EP CP 0 X X X X X X X X 0 0 0 0 74LS160 1 0 X X T

3、D C B A D C B A 1 1 0 X X X X X X 保 持 1 2 113 14 一15 Il67 18 1 1 1 X 0 X X X X X 保 持 RD CP Do D1 D2 D3 EPGND 1 1 1 1 T X X X X 计 数 74LS160为异步清零计数器，即 RD端输入低电平，不受 CP控制， 输出端立即全部为“ 0”,功能表第一行。74LS160具有同步预置功能， 在RD端无效时，LD端输入低电平，在时钟共同作用下，CP上跳后 计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二 行）o RD和LD都无效，ET或EP任意一个为低电平，计数器处于

4、保持功能，即输出状态不变。只有四个控制输入都为高电平，计数 器（161）实现模 10 加法计数，Q3 Q2 Qi Qo=1OO1 时，RCO=1。 2 构成任意进制计数器（模长M CPRD DqDiD 心 1 i : 1 741S0 LD CP CP RD 11 DoDiDaDs 1 1丨 5 3 .集成计数器扩展应用（模长M 10） 当计数模长 M大于10时，可用两片以上集成计数器级联触发器 来实现。集成计数器可同步连接，也可以异步连接成多位计数器， 然后采用反馈清零法或反馈预置法实现给定模长M计数。图所示为 同步连接反馈清零法（a）及反馈置数法（b）实现模长48计数电路 原理图。 74LS

5、 00 反馈清零法 74LS20 （b）反馈置数法 七、其它集成计数器介绍 1. 74LS161 （同步预置异步复位 4位二进制加法计数器） 74LS161有与74LS160 一样的引脚排列和功能，区别在于161 是 16 计数器，Q3Q2QiQo=1111 时，C0=1。 2 . 74LS190 （可预置同步可逆 BCD计数器） CO/BO Vcc A CP QCr C D 16|f5np|ri 74LS190功能表 LD S U/D CP 74LS190 IU2 3 14 II5Z1： 7 8 B Qb Qa S U/D Qc Qd GND 1 1 0 1 0 0 x 1 Qd Qc Qb

6、 Qa 加计数 减计数 预置数 保持 74LS190是BCD同步加/减计数器， 并行输出。计数时， 时钟CP 的上升沿有效。CP端、加/减端（U/D ）和置数端（LD ）都先经过 缓冲，从而降低了这些输入端对驱动信号的要求。附表列出了 74LS190的主要功能，下面作简要说明。 1） 预置数：当置数端（LD ）为低电平时，数据输入端信号A、B、 C、D将对内部触发器直接置位或复位，结果使Qa=A、Qb=B、 Qc=C、Qd=D，而与其他控制端的电平无关。 2）计数：在允许端S为低电平，置数端无效（LD =1 ）的条件下，若 加/减输入端U/D为低电平，则可进行加计数，反之可进行减计 数。 3）

7、禁止计数：当允许端 S为高电平时，计数被禁止。值得注意的是， 允许端的电平应在 CP为高电平时发生变化。 4） 级联：当计数器溢出时，进位/借位输出端（CO/BO ）产生一个宽 度为一个CP周期的正脉冲，串行时钟端（Qcr）也形成一个宽度 等于时钟低电平部分的负脉冲，上述正脉冲或负脉冲的后沿比产生 溢出的时钟脉冲上升沿稍微滞后，它们可作为级联信号来用。 例如， 把两级74LS190连接为同步计数器，只要将低位计数器的Qcr端 连至高位计数器的允许端S。而要把两级计数器连接为异步计数 器，则低位计数器的Qcr端应和高位计数器的 CP端相连.CO/BO 端可用来完成高速计数的先行进位。 3. 74LS90 （二一五一十进制计数器） 74LS90内部有一个二进制计数器，时钟CPa，输出Qo； 个 五进制计数器，时钟CPb ,输出Q3 Q2 Qi ；可异步构成十进制计数 器。它有两高电平有效的清零端Roa、Rob和两高电平有效的置9 端S9A、S9B，其功能表如附表所示。 74LS90功能表 网 13 1210 |9181 J74LS9O 0 LUl2_ 3 5 6 n CPa NC Qo Q3GND Q2 Qi cP RoaRoB NC VccS9A S9B Roa Rob S9A S9B CP Q3 Q2 Qi Qo 11oxx 计计