高速电路设计理论基础VIP

1、6.1.高速电路设计理论基础高速电路设计理论基础 刘国满 北京理工大学内容提要内容提要 l高速数字电路简介 l信号完整性 l概述 l传输线理论 l反射及端接技术 l串扰及其改善 l地弹及其改善 高速数字电路简介高速数字电路简介电路的发展电路的发展 l数字电路的发展科追溯到19世纪40年代，在 电话中使用继电器。 l以后经历了电子管时代-晶体管时代-集成电 路时代 l发展的趋势是速度越来越高，功耗越来越低， 封装越来越小，规模越来越大。（设计者需 要折衷） 高速数字电路简介高速数字电路简介封装的发展封装的发展 高速数字电路简介高速数字电路简介电路板的发展电路板的发展

2、元件都是用导 线连接的，而 元件的固定是 在空间中立体 进行的，就像 实验室里实验 电路那样 以一块板子为基 础，铆钉和接线 柱做接点，用导 线把接点依电路 要求，在板的一 面走线，另一面 装元件 单面板双面板多层板 原始电路板 PCBPCBPCB 高速数字电路简介高速数字电路简介高速电路的特点高速电路的特点(1) l什么是高速电路？ 频率 vs. 信号沿 高速数字电路简介高速数字电路简介高速电路的特点高速电路的特点(2) l = 5.6in. 10-in. trace+ - V(t) 0 in.10 in. 1-in. trace + - V(t) 0ns 1ns 2ns 3ns 4ns 0

3、ns 1ns 2ns 3ns 4ns 分布参数线上 每一点电压不同 集总参数线上 所有点电压相同 0ns1234 Time V(t) t10-90= 1ns 假设一种脉冲信号的上 升沿大约是1.0ns，它在FR- 4的印刷电路板中沿内层走 线传输有5.6in.长，这由以 下公式可算得： d r T t l 上升 时间 单位 时延 上升沿 长度 d r T t LEN 6 1 信号完整性信号完整性概述（概述（1） 信号完整性（Signal Integrity,简称SI）是 指在信号线上的信号质量。差的信号完整性 不是由某一单一因素导致的，而是板级设计 中多种因素共同引起的。当电路中信号能以 要求

4、的时序、持续时间和电压幅度到达IC时， 该电路就有很好的信号完整性。当信号不能 正常响应时，就出现了信号完整性问题。 信号完整性信号完整性概述（概述（2） l信号完整性问题 l误触发 l阻尼振荡 l过冲 l欠冲 l原因 l反射 l串扰 l地弹 传输线理论传输线理论四种常见传输线四种常见传输线 同轴电缆 双绞线 微带线 带状线 外层介质 外层屏蔽 内层介质 内层导体 传导层 介质 接地层 介质 第一导体 介质 第二导体 接地层 介质 传导层 接地层 传输线理论传输线理论传输线模型（传输线模型（1） dzdzdz 去无限远 LLL C C C + - + - + - + - V1V2V3V4 注：

5、L,C分别为传输线的分布电感和分布电容， 表示微元长度。 dz 理想传输线 模型： LR C G + - V1 LR C G + - V2 去无限远+ - Vs Rs dzdz 注：L,C,R,G分别为传输线上的分布电感、分布电容、分布电阻和 分布跨导，dz表示微元长度 实际传输线 模型： 传输线理论传输线理论传输线模型（传输线模型（2） 00C Lt pd 特性阻抗: 0 0 0 C L I V Z理想传输线: 0 0 00 00 0 C L CjG LjR I V Z 实际传输线: 单位长度时延: 在信号频率很高时，若选 取良导体制作传输线，并 选取介质损耗小和绝缘性 能较好的材料作为填充

6、介 质，则可以认为 和 00 RL 00 GC 传输线理论传输线理论PCB板中的传输线分析板中的传输线分析（1） 顶层（第一层），信号层，微带传输线 第二层，平面层 第三层，信号层，带状传输线 第四层，信号层，带状传输线 第五层，平面层 底层（第六层），信号层，微带传输线 绝缘介质 r 传输线理论传输线理论PCB板中的传输线分析板中的传输线分析（2） 54 )5 . 1 (1 . 2,6,1 . 5, 3 . 4 0 Z ozCumiltmilwmilh r 电介质h t w 信号层 平面层 r 信号线(微带传输线) .67. 0475. 085 8 . 0 98. 5 ln 41. 1 87

7、 0 inpst tw h Z rpd r 0 传输线理论传输线理论PCB板中的传输线分析板中的传输线分析（3） 传输线理论传输线理论PCB板中的传输线分析板中的传输线分析（4） 43 )1 (38. 1,6,5 .14, 3 . 4 0 Z ozCumiltmilwmilh r 电介质 r 信号层 平面层 平面层 h w t 信号线(带状传输线) .85 8 . 0 9 . 1 ln 60 0 inpst tw h Z rpd r 传输线理论传输线理论PCB板中的传输线分析板中的传输线分析（5） 传输线理论传输线理论反射的概念反射的概念 传输线上只要出现阻抗不连续点就会出现信号的反射现 象，

8、如：信号线的源端和负载端、过孔、走线分支点、走线 的拐点等位置都存在阻抗变化，会发生信号的反射。通常所 说的反射包括负载端反射和源端反射。负载端与传输线阻抗 不匹配时会引起负载端反射，负载将一部分电压反射回源端。 源端与传输线阻抗不匹配时会引起源端反射，由负载端反射 回来的信号传到源端时，源端也将的部分电压再反射回负载 端。反射造成了信号振铃现象，如果振铃的幅度过大，一方 面可能造成信号电平的误判断，另一方可能会对器件造成损 坏。 传输线理论传输线理论反射（反射（1） ZS ZL Z0 0 0 1 0 0 2 ZZ ZZ R ZZ ZZ R s s L L 负载端反射系数： 源端反射系数： 源

9、端阻抗 传输线阻抗 负载阻抗 有正负 传输线理论传输线理论反射（反射（2） Zs ZL Z0 一次反射 二次反射 三次反射 四次反射 五次反射 )()()(THA x )(A )( x H )( x H )( x H )( x H )( x H )(T )(T )(T )( 2 R )( 2 R )( 2 R )( 1 R )( 1 R )()()( 1 2 2 TRHRHA xx )()()( 2 1 2 2 TRHRHA xx 负载端 最终信号 一次 信号 二次 信号 三次 信号 造成 过冲、 振铃 传输线理论传输线理论反射（反射（3） 1消除一次反射: 消除二次反射: 0 2 R 0 Z

10、Z L 0 1 R0 ZZ S 改善方法： 短线: pd r t T LEN 6 1 传输线理论传输线理论串行端接串行端接 Z0Rs 串行端接匹配的信号源的阻抗， 所插入的串行电阻阻值加上驱动 源的输出阻抗应该大于等于传输 线阻抗（轻微过阻尼）， 即RS=Z0-R0 传输线理论传输线理论并行端接并行端接 Z0 RT = Z0 简单并行端接 Z0 R2 戴维宁(Thevenin）并行端接 Vcc R1 0 21 21 Z RR RR RT Z0 有源并行端接 VBIAS RT = Z0 简单，但要保证 足够大的高电平 驱动电流，所以 电流消耗大 简单，但选择VBIAS要 保证驱动源在输出高 低电

11、平时的汲取能力, 比较困难。 分压器型端接，利用上下拉 电阻构成端接来吸收反射。 虽然降低了对器件驱动能力 的要求，但R1和R2一致从系 统电源中吸收电流，会增加 系统的直流功耗。 传输线理论传输线理论多负载端接多负载端接 传输线理论传输线理论造成反的其它原因造成反的其它原因 l过孔 l走线分支 l走线拐角 传输线理论传输线理论过孔过孔 接地层 垫片 外径 通孔本体 清洁环 12 1 41. 1 DD DT C 1 4 ln08. 5 d h hL 传输线理论传输线理论减小过孔影响减小过孔影响 l从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6- 10层的内存模块PCB设计来说，选

12、用10/20Mil（钻孔/焊盘）的过孔较好， 对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目 前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则 可以考虑使用较大尺寸，以减小阻抗。 l上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两 种寄生参数。 lPCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。 l电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因 为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻 抗。 l在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的 回路。甚至可以在PCB板上大量放置

13、一些多余的接地过孔。 传输线理论传输线理论走线分支走线分支 分支点 Z0 Z0 Z0 Rt=Z0 a b c V c Rt=Z0 3 4V 反射 V 反射 3 1 +1 a d 开路 V 二次反射 b 3 1 反射系数 3 1 分支造成反射现象 传输线理论传输线理论走线拐角走线拐角 一个布线弯角可以视为一个分布电容 0 61 Z ew C r 传输线理论传输线理论串扰的概念串扰的概念 串扰是指当信号在传输线上传播 时，因电磁耦合对相邻的传输线产生 的不期望的电压噪声干扰。过大的串 扰可能引起电路的误触发，导致系统 无法正常工作。串扰会随着印刷电路 板的走线密度增加而越显严重。 传输线理论传输线

14、理论串扰耦合模型串扰耦合模型 . . LMCM . . LMCM . . LMCM . . LM 近端 远端 传输线理论传输线理论互感耦合互感耦合 . . LM . . LM . . LM . . LM A B C D 近端 远端 驱动信号 A C D B Tp 2Tp t10-90 输入信号 的负导数 总面积相等 互感耦合动作原理 ： 互感耦合的正向/ 反向串扰的波形： 传输线理论传输线理论互容耦合互容耦合 互容耦合动作原理 ： 互容耦合的正向/ 反向串扰的波形： CMCMCM 近端 远端 CM A C B D 驱动信号 A C D B Tp 2Tp t10-90 输入信号 的导数 总面积相

15、等 传输线理论传输线理论互感互感/ /互容耦合的总体效果互容耦合的总体效果 在一般的情况下，在有连续的地平面时，感性耦合串 扰和容性耦合串扰大小很接近，那么正向串扰抵消掉了， 而反向串扰加强了一倍。带状传输线电感耦合和电容耦 合非常平衡，所以正向耦合系数很小。微带传输线的容 性耦合串扰要比感性的小一些，导致了有小的负正向耦 合系数。当地平面不是很理想时，如地平面出现裂缝或 地平面为栅格状等，感性串扰要比容性串扰大得多，所 以正向串扰电压会大而且是负值，但正向串扰电压一定 不大于反向串扰电压。 传输线理论传输线理论感性耦合串扰的集总模型分析感性耦合串扰的集总模型分析(1)(1) 信号回路耦合 传

16、输线理论传输线理论感性耦合串扰的集总模型分析感性耦合串扰的集总模型分析(2)(2) 低速信号回路 高速信号回路 传输线理论传输线理论感性耦合串扰的集总模型分析感性耦合串扰的集总模型分析(3)(3) 传输线理论传输线理论感性耦合串扰的集总模型分析感性耦合串扰的集总模型分析(4)(4) 传输线理论传输线理论感性耦合串扰的集总模型分析感性耦合串扰的集总模型分析(5)(5) 传输线理论传输线理论感性耦合串扰的集总模型分析感性耦合串扰的集总模型分析(6)(6) H 地平面 D 两条相互耦合的走线 2 1 H D K V M L 依赖于信号的上 升沿和耦合长度， 上升延越小K越大， 耦合长度越长K越 大

17、传输线理论传输线理论串扰的改善方法串扰的改善方法 l地平面在串扰的问题上起着至关重要的作用。为了减小串扰，可以在成本允许的 情况下尽可能多的增加地平面，如果实在没法拥有地平面，那么要保证PCB中的高 速走线的信号回路尽量小，串扰不至于造成错误的后果。另外，要保证地平面连 续、无裂缝。针对三种造成裂缝的原因有三种做法：1)除非万不得已，一般不要 在地平面走线，哪怕只是一根线，它都会对信号回路造成很大的影响。2)不要选 用管脚间距过于密集的穿孔器件或接插件，除非该接插件对信号回路没有影响。3） 在PCB上打过孔时，尽量拉大过孔之间的距离，让每两个过孔之间都能铺进去铜。 注意在PCB铺铜时，一定要理

18、解铺铜的各种规则设置，不要因为规则没有设置好而 致使两个孔之间没有铺进铜。 l拉大两条信号线之间的距离，减小耦合程度。 l相邻信号层信号尽量相互垂直或成一定的角度。 l高速信号线尽量走在贴近地平面的信号层里，以减小走线与地平面之间的距离。 l减小高速信号走线的长度，否则高速信号附近的会有更多的信号受其影响。一根 信号线如果贯穿整个PCB，将会造成很大危害 l在速度满足要求的前提下，使用上升沿较缓的驱动器。 传输线理论传输线理论地弹的概念地弹的概念 输出信号的翻转导致芯片内部参考地电压的 飘移叫做地弹。接地反弹的噪声常见的现象是会 造成系统的逻辑运作产生误动作，它主要是源自 于电源路径以及IC封装所造成的分布电感。当器 件输出信号有翻转时，就会产生噪声短脉冲。当 系统的速度越快或同时转换逻辑状态的I/O管脚 个数越多时就越容易造成接地反弹。 传输线理论传输线理论地弹（地弹（1） + _ VGNDLGND 地管脚 电感 Idischarge 负载 C V