EDA设计-自动电子钟

1、soec EDA以介课丹阳|报吿 课程设计（论文）任务书 院（系）：基层教学单位：电子实验中心 学号 学生 姓轲 专业（班 级） 设计 题目 自动电子钟 设 计 技 术 参 数 用24小时制进行时间显示 能够显示小时，分钟 上电后从a00： 00： 00开始显不 设计要求 采用6个静态数码管显示时间 工作量 学会使用Max+PlusII软件和实验箱： 独立完成电路设计，编程下载、连接电路和调试； 参加答辩并书写任务书。 工 作 计 划 1. 了解EDA的基本知识，学习使用软件Max+PlusII,下发任务书， 开始电路设计： 2. 学习使用实验箱，继续电路设计： 3. 完成电路设计； 4. 编

2、程下载、连接电路、调试和验收： 5.答辩并书写任务书。 参 考 资 料 数字电子技术基础.阎石主编髙等教冇出版社. EDA课程设计指导书 指导教师签 字 基层教学单位主任 签字 说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。 2012 年 12 月 12 B 第一章自动电子钟设计说 明 1.1设计思路 1.2模块介绍 1.3真值表 2 2 2 3 第二章原理 图5 第三章波形仿真 图7 第四章管脚锁定及硬件连 线9 第五章总 结10 参考文 献11 燕 山 大 学 评 审 意 见 表12 2 soec EDA J 第一章自动电子钟设计说明 1.1设计思路 这个自动电子钟的基本功

3、能为采用6个静态数码管显示时、分、秒，其中时、 分、秒的显示分别对应两个静态数码管。秒钟利用60进制循环计数器（使用2个10进 制讣数器74160并行接成），从00到59后产生进位信号到分钟，并重新循环秒钟：分钟 构成原理与秒钟相同，同样在进位后，并重新循环：时钟则采用24进制循环il数器（使 用2个10进制计数器74160并行接成），在状态循环到23后置00,达到自动电子钟整 体循环的功能，而74160的脉冲信号用1HZ提供，则基本周期为1秒，为电子钟的变化 周期。 附加功能为整点报时：采用1个10进制计数器74160自接成5进制计数器，作为蜂 鸣器的触发时间控制，而触发信号则通过分钟向时钟

4、进位时，自己整体苣0,这个条件 来控制。 1. 2模块介绍 74160十进制计数器 74160 6 QA C QB D QC ENT QD ENP RCO CLRN CLK COUNTER LDN A LDN置数端 A、B、C、D输入端 ENT、ENP使能端 CLRN淸零端 CLK时钟信号输入端 QA、QB、QC、QD 输岀端 RCO进位输出端 1. 3真值表 K 74160十进制计数器 C L C E 输入 E E C B G c 输出 c GI X / L 、 、 L L L L I L H 、 、 d C b 4 d c b a 升 H H 、 L c c Q G : H H L 、 /

5、 c c Q C I H H H H L L L L I H H H H L L L E I H H H H L L H L I H H H H L L H E I H H H H L H L L I H H H H L H L E I H H H H L H H L I H H H H L H H E I H H H H H L L L I H H H H H L L E I 2、或非门 A B Y 0 0 1 0 1 0 4 SOPC EDA以介课秤代iliKi* 1 0 0 1 1 0 3. 或门 A B Y 0 0 0 0 1 1 1 0 1 1 1 1 4. 与门 A B Y 0 0

6、 0 0 1 0 1 0 0 1 1 1 5、非门 A Y 0 1 1 0 5 30PC EDA以合课WRil推倂 8 第二章原理图 K秒钟：60进制循环计数器（由2个74160采用整体置数法接成） 2.分钟，同秒钟 3、时钟：24进制循环计数器（由2个74160釆用整体置数法接成） 74160 D ENT EhP CLK COUNTER 74160 0AG6GCGD e Qfi C GB D GC EHT QD ENP ROD CLF.N CLK COUNT 田 LDN A 4. 74160 -C C 0 QA C QB D QC ENT QD ENP RCO CLRN CLK COUNTE

7、R LDN A HAW6J 整点报时：5进制循环计数器（由1个74160采用整体置数法接成） 期D2: 佔隔8 : 5、整体电路如下 S0? EDA 9 11 第三章波形仿真图 2、秒钟十位向分钟个位进位(1D6-2D0) SOPC EDA以介课丹eiliR卉 10 3x分钟个位向十位进位（2D3-2D4） 4、分钟十位向时钟个位进位（2D6-3D0） 5时钟个位向十位进位（3D33D4） SO?： EDUAiX 浮 第四章管脚锁定及硬件连线 管脚名称 引脚pin 备注（部分硬件连线） CLK 8 1D0 127 1D1 128 1D2 131 1D3 132 1D4 133 1D5 131

8、1D6 135 2D0 139 2D1 110 2D2 141 2D3 142 2D4 113 2D5 144 2D6 147 3D0 190 接到试验箱的3D0 3D1 191 接到试验箱的3D1 3D2 192 接到试验箱的3D2 3D3 193 接到试验箱的3D3 3D4 195 接到试验箱的3D4 3D5 196 接到试验箱的3D5 3D6 197 接到试验箱的3D6 3D7 198 接到试验箱的3D7 DS1 94 DS2 95 DS3 96 DS4 97 3 DS5 99 DS6 100 FM 3S 第五章总结 13 30PC EDA以合课WRil推倂 15 2010 年 燕山大学教务处 参考文献 1、阎石数字电子技术基础高等教育出版社 2、张强、周莲莲、郑兆兆EDA课程设计B指导书 2010 年 课程设计评审意见表 指导教师评语： 该生学习态度 （认真 较认真 不认真） 该生迟到、早退现象 （有 无） 该生依赖他人进行设计情况 （有 无） 平时成绩： 指导教师签字： 2011年12月16日 图面及其它成绩： 30PC EDUAS 讨 Ril 按人 答辩小组评