数电多功能电子时钟课程设计综述

1、电子技术课程设计题目名称 多功能电子时钟设一、设计题目： 多功能数字钟电路设计二、设计任务和要求：1. 以十进制数字形式显示时、分、秒的时间。2. 小时计数器的计时要求为“ 24 翻 1 ”，分钟和秒的时间要求为 60 进位。3. 能实现手动快速校时、校分；4. 具有整点报时功能，报时声响为四低一高，最后一响为整点。5. 具有定制控制（定小时）的闹钟功能。6. 画出完整的电路原理图三、题目分析或内容摘要数字钟是一个简单的时序组合逻辑电路， 数字钟的电路系统主要包括时间显 示，脉冲产生，报时，闹钟四部分。脉冲产生部分包括振荡器、分频器；时间显 示部分包括计数器、译码器、显示器；报时和闹钟部分主要

2、由门电路构成，用来 驱动蜂鸣器。与传统的机械钟相比，数字钟具有走时准确，显示直观、无机械传 动装置等优点， 因而得到了广泛的应用。 小到人们日常生活中的电子手表， 大到 车站、码头、机场等公共场所的大型数显电子钟。四、整体构思或方案选择：数字钟电路系统由主体电路和扩展电路两大部分组成。 其中主体电路完成数 字钟的基本功能，扩展电路完成数字钟的扩展功能：报时和定时功能。该数字钟系统的工作原理是：振荡器产生稳定的高频脉冲信号 , 作为数字钟 的时间基准 , 然后经过分频器输出标准秒脉冲。 秒计数器满 60后向分计数器进位 分计数器满 60后向小时计数器进位 ,小时计数器按照 “24翻 1”规律计数

3、。计数 器的输出分别经译码器送显示器显示。计时出现误差时 , 可以用校时电路校时、 校分。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。另外， 计时过程要具有报时功能，当时间到达整点前 10秒开始，蜂鸣器 1秒响 1秒停 地响 5 次。报时声响为前四次低最后一高， 最后一响为整点。 最后设定闹铃功能， 即可在整点设置闹铃。五具体实现：1. 总体方框图图 1. 总体方框图2. 工作原理(1) 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计 时的准确程度。一般来说振荡器的频率越高，计时精度越高。(2) 分频器电路：分频器电路将 32768HZ的高频方波信号经 3276

4、8( 215 )次分 频后得到 1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。(3) 时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位 计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个 位和分十位计数器为 60 进制计数器，而根据设计要求，时个位和时十位计数器 为 24 进制计数器。(4) 译码驱动电路：译码驱动电路将计数器输出的 8421BCD码转换为数码管需要 的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。(5) 整点报时电路：一般时钟都应具备整点报时电路功能 , 即在时间出现整点前数 秒内,数字钟会自动报时 , 以示提醒

5、. 其作用方式是发出连续的或有节奏的音频声 波, 较复杂的也可以是实时语音提示。六、各部分定性说明以及定量计算：1振荡器振荡器是数字钟的核心。 振荡器的稳定度及频率的精确度决定了数字钟计时 的准确程度。一般来说振荡器的频率越高，计时精度越高。在这里选用 555 与 RC组成的多谐振荡器，产生频率 f=1kHz 的方波信号，则可设计出相应的电路， 如图 2 所示，其中 RP可微调振荡器的输出频率 f 。555 由电阻分压器、电压比较器、基本 R-S触发器、放电三极管和输出缓冲 器 5 部分组成。 555的功能如表 1 所示。多谐振荡器电路的工作原理如下：接通电源的瞬间，电容 C1上的电压不能突变

6、，故 TH端的电压小于 2/3VCC， TR端的电压小于 1/3 VCC，输出端 OUT的状态为 1，放电三极管 T 截止，电源 VCC 经过电阻对电容 C充电， VC逐渐上升，电路处在第一个暂稳态。当电容上的电压 VC逐渐升高到 2/3VCC时，由于 TH 端和 TR 端的电压为 2/3VCC，使输出端 OUT的状态变为 0，放电三极管 T 导通，电容 C放电，VC逐渐 下降，电路处在第二个暂稳态。当电容上的电压 VC下降到 1/3VCC时，使输出端 OUT的状态从 0 变为 1，放 电三极管 T截止，电源 VCC再次经过电阻对电容 C充电，电路返回到第一个暂稳 态。如此周而复始地在两个暂稳

7、态这间交替变换， 便产生了所需要的矩形脉冲信 号输出。表 1 555 的功能表输入输出VTHVTROUT放电三极管 Tdd0导通 VR1 V R21截止 V R2不变 VR1 V R20导通2分频器通常，数字钟的晶体振荡器输出频率较高，为了得到 1Hz 的秒信号输入，需 要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路， 一般采 用多级二进制计数器来实现。 分频器的功能是对振荡器产生的方波信号进行分频 外理，一方面形成计时所需的标准秒脉冲信号， 另一方面提供数字钟功能扩充时 所需的信号，如仿电台报时用的 1kHz 的高音频信号和 500Hz的低音频信号等。 如图 3 所示，选用

8、 3 片中规模集成电路 74LS90可构成分频电路产生所需信号。如图 74LS90由四个触发器组成，分为计数器和计数器。 R9 为异步置位 端， R0为异步复位端， A、 B为两个时钟输入端， QA、QD为计数器状态输出端。 图中，每片为 1/10 分频，第 1片的 QA端输出频率为 500Hz的方波信号， QD端 输出频率为 100Hz的方波信号；第 2片的 QD端输出频率为 10Hz的方波信号；第 3 片的 QD端输出频率为 1Hz 的方波信号。3. 计数器秒信号经秒计数器、 分计数器、时计数器之后， 分别得到“秒”个位、十位、 “分”个位、十位以及“时”个位、十位的计时输出信号，然后送至

9、译码显示电 路，实现用数字显示时、分、秒的要求。 “秒”和“分”计数器应为六十进制， 而“时”计数器应为二十四进制。采用 10 进制计数器 74LS162来实现时间计数 单元的计数功能， 其为双 2-5-10 异步计数器， 并且每一计数器均有异步清零端。 (1) “分”、“秒”六十进制计数器“秒”计数器电路与“分”计数器电路都是 60 进制，它由一级 10 进制计数器 和一级 6 进制计数器连接构成。如图 4. 所示由 75LS162构成的 60 进制计数器。 首先将两片 75LS162设置成十进制加法计数器， 将两片计数器并行进位则最大可 实现 100 进制的计数器。现要设计一个 60 进制

10、的计数器，可利用“反馈清零” 的方法实现。当计数器输出“ 2QD2QC2QB2、Q1AQDQCQBQA=0、110000”时，数字 其计数规律为 0001585900, 通过门电路形成一置数脉冲，使计数器归 零。其具体连接图如图 4 所示。“分”计数与“秒”计数器相同。（2）“时”二十四进制计数器数字钟的“时”计数器为模 24 的计数器，其计数规律为 000122230， 即当数字钟运行到 23 时 59 分 59 秒时，在下一个秒脉冲作用下，数字钟显示 00 时 00 分 00 秒。同理， M=24102, 应选用 2 片 74LS162，将其连接成模 24 计数器 作为“时”计数器。 74

11、LS162串联工作，计数脉冲输入到低位计数器的时钟输入 端，而低位计数器的状态输出最高位连接到高一位计数器的时钟端。 将计数器的 状态输出反馈到清零端，十进制 24 转换成二进制是 00100100 ，因此十位的 RB 与个位的 RA、RB用一个与非门串联起来， 再将个位和十位的清零端连接到一起， 脉冲连接到一起，即得到 24进制计数器。其具体连接图如图 5 所示。4. 数码显示电路译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信 号以表示编码时所赋予原意的电路。 译码器是一个多输入、 多输出的组合逻辑电 路。它的工作是把给定的代码进行“翻译” ，变成相应的状态，使输出通道中

12、相 应的一路有信号输出。在电路中用的译码器是共阴极译码器74LS48，用 74LS48把输入的 8421BCD码 ABCD译成七段输出 a-g ，再由七段数码管显示相应的数。 通常译码器与显示器是配套使用的，在这里选用共阴极发光二极管数码显示器 BS202和译码驱动器 74LS48配套使用。七段显示译码器 74LS48的输出为高电平有效，即输出为 1 时，对应字段点亮； 输出为 0 时对应字段熄灭。该译码器能够驱动七段显示器显示 16 种字形。输入 A、B、C和 D 接收 4 位二进制码，输出 a、b、c、d、e、 f 和 g 分别驱动七段显 示器的 a、 b、c、d、e、f 和 g 字段。5

13、校时电路数字种启动后 , 每当数字钟显示与实际时间不符进 ,需要根据标准时间进行校 时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速 校时。对校时电路的要求是 :在小时校正时不影响分和秒的正常计数 。. 在分校正时不影响秒和小时的正常计数 。校准电路由 74LS74 基本 RS触发器和“与”门组成，基本 RS触发器的功能 是产生单脉冲，主要作用是起防抖动作用。未拨动开关 K 时，“与非”门 G2的 一个输入端接地，基本 RS触发器处于“ 1”状态，这是数字钟正常工作，“分” 进位脉冲能进入“分”计数器。拨动开关 K 时，“与非”门 G1的一个输入端接 地，于是基本 RS触

14、发器转为“ 0”状态。秒状态可以直接进入“分”计数器，而 “分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将 校正开关恢复原位，数字钟继续进行正常计时工作。6整点报时本根据要求，电路应在整点前 10秒钟内开始整点报时，即当时间在 59分 50 秒到 59分 59秒期间时，报时电路报时控制信号。当时间在 59分 50秒到 59分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9 和 5，因此可将分计数器十位的 QC和 Q 个位的 Q和 Q及秒计数器十位的 Q和 Q相与，从而产生报时控制信号。 选蜂鸣器为电声器件， 蜂鸣器是一种压电电声器件， 当其两 端加上一个直

15、流电压时就会发出鸣叫声 （500HZ），且在 59 秒时鸣叫（ 1000HZ）。7定时控制定时控制电路要求数字钟在规定的时刻驱动音响电路时行 “闹时” ，要求时间 准确，即信号的开始时间与持续时间必须满足规定的要求。例如要求上午 7 点 59分发出闹时信号，持续时间为 1分钟。7点 59分对应数字钟的时十位计数器 的状态为（ QDQCQB）QAH2=0000，时个位计数器的状态为（ QDQCQB）QAH1=0111， 分十位计数器的状态为 （QDQCQB）QMA2=0101，分个位计数器的状态为 （ QDQCQB）QA M1=1001。若将上述计数器输出为 “1”的所有输出端经过与门电路去控制

16、音响电 路，可以使音响电路正好在 7 点 59 分响，持续 1 分钟，电路可由 74LS00 、74LS03(OC) 、74LS20 芯片实现8、所用集成电路器件清单：计数器 74LS162 六只； 74LS90 32 只； 三极管 74LS191 1 只； 55574LS00 若干； 74LS03（OC） 若干；只； 74HC48 6 只； 数字比较器 74HC85 定时器 1 只；数码显示器 BS202 6 只， 74LS20 若干。七、整体电路图八、设计收获、体会和建议： 本次数字钟电路设计实验还做到理论联系实际，刚刚学过了数电这门课程， 还没完全弄懂某些门电路的原理和用途，在以前的实验

17、中对有些芯片接触比较 多，但是把芯片连成一个完整的电路就比较难了。 而此次课程设计恰恰提供了一 个好机会， 让我学到了如何把芯片连接在一起实现模拟各功能， 也让我们从实践 中加深了对所学知识的理解。 在此次的数字钟设计过程中， 更进一步地熟悉了芯 片的结构及掌握了各芯片的工作原理和其具体的使用方法。 这学期数电实验课的 最后一个实验就是做的数字钟， 所以在计数模块上面有以前的经验， 但是实验课 的数字中比较简单， 要求也比较少， 而这次增加了几个比较难的要求， 所以查阅 了很多资料。 设计技术模块时候所用的芯片和实验室用得芯片不一样， 但原理一 样。比起以前做的实验， 这次课程设计增加了校时、

18、 定时的功能， 有一定的难度， 但是通过查找资料和请教其他同学， 问题也纷纷解决了。 课程设计当中还用到了 以前没有用到过的芯片，如 74LS20、74LS03。我觉得每次课程设计是一次难得 的锻炼机会， 让我们能够充分利用所学过的理论知识还有自己的想象的能力， 另 外还让我们学习查找资料的方法， 以及自己处理分析电路， 设计电路的能力。 我 相信是对我的一个很好的提高， 补足平日理论学习后实践方面的空白。 通过这次 课程设计， 我又掌握了些元器件的性能。 这次设计提高了我理论和实践相结合的 能力，增加了把理论用于实践的兴趣， 同时也提高了我分析问题和解决问题的能 力。没有最好，只有更好。我相信通过这一次的课程设计之后，我以后会更加努 力，用严谨的科学态度去面对一切。克服困难，战胜自我，超越自我。上大学不只是学习课本知识，