(数电复习)第六章复习时序逻辑电路

1、第六章第六章 时序逻辑电路时序逻辑电路 一、一、 概述概述 二、二、 时序电路的分析方法时序电路的分析方法 三、三、 寄存器寄存器 五、五、 时序电路的设计方法时序电路的设计方法 四、四、 计数器计数器 1. 逻辑电路逻辑电路 分类分类 组合逻辑电路：组合逻辑电路： 时序逻辑电路：时序逻辑电路： 现输出仅取决于现输入现输出仅取决于现输入 现输出除与现输入有关外，现输出除与现输入有关外， 还与原状态还与原状态 有关有关 2. 时序电路构成及描述时序电路构成及描述 组合逻组合逻 辑电路辑电路 存储存储 电路电路 X Q Y Z 输入信号输入信号 输出信号输出信号 触发器输入信号触发器输入信号 触发

2、器的输出状态触发器的输出状态 可有可无可有可无 必有必有 时钟信号未注明时钟信号未注明 设设tn、tn+1表示相邻的两个离散时间表示相邻的两个离散时间 （组合电路）输出方程：（组合电路）输出方程： （存储器输出）状态方程：（存储器输出）状态方程： （存储器输入）驱动方程（存储器输入）驱动方程: Y（tn）= YX（tn）,Q（tn） Z（tn ）= ZX（tn）, Q（tn） Q（tn+1）= QZ（tn）,Q（tn） 次态次态初态初态 或或 现态现态 或或 新状态新状态 3. 时序电路分类时序电路分类 同步：各触发器翻转时间一致同步：各触发器翻转时间一致 异步：各触发器翻转时间不一致异步：各

3、触发器翻转时间不一致 二、二、 同步时序电路分析同步时序电路分析 X CP C 1 1 2 2 FF1FF2 1J 输入输入 组合电组合电 路输出路输出 触发器输出触发器输出 J1 J2 例：例：已知某同步时序电路的逻辑图，试分析电路已知某同步时序电路的逻辑图，试分析电路 的逻辑功能的逻辑功能 解：解： 1. 电路方程电路方程 驱动（触发器输入）方程驱动（触发器输入）方程 J1= X Q2 ,K1= X K2= XJ2= X Q1 , CP公用公用 同步同步 将驱动方程代入将驱动方程代入JK触发器特性方程得状态方程：触发器特性方程得状态方程： 初态或现态，上标初态或现态，上标n可省去可省去 例

4、：例：已知某同步时序电路的逻辑图，试分析电路已知某同步时序电路的逻辑图，试分析电路 的逻辑功能的逻辑功能 解：解： 1. 电路方程电路方程 驱动（触发器输入）方程驱动（触发器输入）方程 J1= X Q2 ,K1= X K2= XJ2= X Q1 , 将驱动方程代入将驱动方程代入JK触发器特性方程得状态方程：触发器特性方程得状态方程： J1 Q1n +Q1n+1=K1 Q1nX Q2n Q1n + Q1n+1=X Q1n J2Q2n +Q2n+1=K2 Q2n X Q1n Q2n +Q2n+1=X Q2n 输出方程输出方程CX Q2初态或现态初态或现态 X=0: Q1n+1=Q1n，状态保持状态

5、保持 X=1:Q1n+1= Q2n Q1n Q2n+1= Q2n Q1n X Q2n Q1n +Q1n+1=X Q1n X Q1n Q2n +Q2n+1=X Q2n 状态方程状态方程 Q2n+1= Q2n 输出方程：输出方程：CX Q2 X=0:Q1n+1=Q1n状态保持状态保持 X=1:Q1n+1= Q2n Q1n 初态或现态初态或现态 Q2n+1= Q2n Q2n+1= Q2n Q1n 现现 入入 X 现现 态态 Q2n Q1n 次次 态态 Q2n+1 Q1n+1 现输出现输出 C 0 1 1 0 0 1 1 状态转换表状态转换表 0 1 10 按状态走向顺序算按状态走向顺序算 0 1 0

6、0 0 0 设置某个现态设置某个现态 由状态方程预测次态由状态方程预测次态 下一时刻，将次态作现下一时刻，将次态作现 态，再次预测下下次态态，再次预测下下次态 输出方程：输出方程：CX Q2 X=0:Q1n+1=Q1n状态保持状态保持 X=1:Q1n+1= Q2n Q1n 初态或现态初态或现态 Q2n+1= Q2n Q2n+1= Q2n Q1n 现现 入入 X 现现 态态 Q2n Q1n 次次 态态 Q2n+1 Q1n+1 现输出现输出 C 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 1 1 由输出方程求由输出方程求C 设置某个现态设置某个现态 由状态方程预测次态由状态方程预测

7、次态 0 0 1 1 0 0 0 1 1 0 1 1 列出输入所有组合列出输入所有组合 0 0 0 0 0 0 0 0 1 1 0 1 1 10 1 21 0 30 0 0 1 0 10 00 C CP Q2 Q1 0 00 初初 态态 1 11 初初 态态 现现 入入 X 现现 态态 Q2n Q1n 次次 态态 Q2n+1 Q1n+1 现输出现输出 C 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 1 0 1 1 0 循环状态转换循环状态转换 的另种表示的另种表示 00 01 10 1 /

8、1 / 1 / 3. 3. 状态转换图状态转换图 Q2 Q1 X / C 0/00/0 0/0 0/0 0 1 0 11 1 / 1 现现 入入 X 现现 态态 Q2n Q1n 次次 态态 Q2n+1 Q1n+1 现输出现输出 C 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 1 0 1 1 0 电路逻辑功能电路逻辑功能 X=1：从：从00计数，实现计数，实现3 3进制加计数进制加计数: : X=0：状态保持：状态保持 X CP C 1 1 2 2 FF1FF2 1J CP为计数脉冲输入为计数

9、脉冲输入 Q2 、Q1为计数值输出为计数值输出 C为进位输出，在为进位输出，在 时刻发生进位输出时刻发生进位输出 可控式可控式3 3进制加法计数器进制加法计数器: : 3进制数（模）进制数（模） 计数容量（即计满值）计数容量（即计满值）2 Q2 Q1 X / C 00 01 10 1 / 1 / 1 / 0/00/0 0/0 0/0 0 1 0 11 1 / 1 自启动分析自启动分析 自启动自启动任何初态下，任何初态下， 电路都能自动进入有效电路都能自动进入有效 循环状态中。循环状态中。 非自启动非自启动只要有一个只要有一个 初态下，电路不能自动进初态下，电路不能自动进 入有效循环状态中。入有

10、效循环状态中。 有效循环有效循环 X=1时，时，11个个CP过后，即进入过后，即进入 有效循环中，故能自启动有效循环中，故能自启动 无效状态无效状态 Q2 Q1 X / C 00 01 10 1 / 1 / 1 / 0/00/0 0/0 0/0 0 1 0 11 1 / 1 X=1：00011000 循环计数循环计数 X=0：状态保持：状态保持 X CP C 1 1 2 2 FF1FF2 1J 计到计到2时时C1, 准备进位准备进位 计到计到3时时C0, 进位发生时刻进位发生时刻 4. . 时序波形图时序波形图 CP 设从设从0000初态开始计数初态开始计数 X C X Qn2 逢逢3回回0

11、0 0 1 0 1 0 Q1 Q21 00 0 0 11 0 寄存器和移位寄存器寄存器和移位寄存器 计算机的主要部件之一，用来暂计算机的主要部件之一，用来暂 时存放数据或指令（二值代码）。时存放数据或指令（二值代码）。 1. 寄存器寄存器 1个触发器存储个触发器存储 1位代码位代码 n个触发器存储个触发器存储 n位代码位代码 175的逻辑图的逻辑图 RD Qn+1 CP 功能功能 1 D Qn 清零清零 存数存数 保持保持 00 实例实例 ： 74LS175 74HC175 74LS75逻辑图逻辑图 74LS175逻辑图逻辑图 在在CP高电平时输出随高电平时输出随D改变改变 ，并在，并在CP跳

12、低后，保存跳低后，保存 同步型同步型 触发器触发器 ：电平：电平 触发触发 在在CP跳高瞬间，输出跳高瞬间，输出 随随D改变，并保存改变，并保存 CP 2. 移位寄存器移位寄存器 除能存储代码外，并能在移位脉冲的作除能存储代码外，并能在移位脉冲的作 用下对代码依次左右移位。用下对代码依次左右移位。 单向移位寄存器单向移位寄存器 寄存器寄存器 左移左移 (a) 寄存器寄存器 右移右移 (b) 寄存器寄存器 双向双向 移位移位 (c) 根据移位数据的输入输出方式，有四种电根据移位数据的输入输出方式，有四种电 路结构：路结构： FFFFFFFF FFFFFFFF FFFFFFFF FFFFFFFF

13、串入串出串入串出 串入并出串入并出 并入串出并入串出 并入并出并入并出 串入串入串出串出 串入串入 并出并出 串出串出 并入并入 实例：边沿实例：边沿D触发器触发器44位右移位寄存器位右移位寄存器 移位脉冲移位脉冲 串行串行 输入输入 串行串行 输出输出 并出并出 欲存入数码欲存入数码 1 011 Q0 Q1 Q2 Q3 CP的顺序的顺序 DI 1 1 2 0 3 1 4 1 01 1 01 1 1 10 1 （一）概述（一）概述 1. 计数器的功能计数器的功能 v 对对CP脉冲个数计数、保存；脉冲个数计数、保存； 四、四、 计数器计数器 v 分频；分频； v 定时定时 Q 2分频分频 CP

14、下降沿触发的下降沿触发的T触发器触发器 CP CP TC 进位输出进位输出C 作时间到信作时间到信 号号 4进制计数器进制计数器 Q1Q00001101100 逢逢4 4回回0 0 CQ1Q0时间到时间到 T=4TC 异步计数器异步计数器 同步计数器同步计数器 加法计数器加法计数器 减法计数器减法计数器 可逆计数器可逆计数器 二进制计数器二进制计数器 二十进制计数器二十进制计数器 计数容量计数容量 ： 如如10进制、进制、60进制等进制等 2. 计数器的分类计数器的分类 各触发器状态变化的时间各触发器状态变化的时间 计数值增减计数值增减 计数值编码计数值编码 （一）概述（一）概述 （二）（二）

15、异步计数器异步计数器 1 0 1 1 + 1 最高位最高位 最低位最低位 CP下必翻下必翻 44个触发器的初态个触发器的初态 最低位触发器来一个最低位触发器来一个CP 44个触发器的次态个触发器的次态1001 其它位翻转条件：其它位翻转条件： 只在相邻低只在相邻低位发生进位位发生进位 （下跳）时（下跳）时翻翻 1. 二进制加法计数器二进制加法计数器 4版：版：P256 5版：版：P294 实例实例1：三位二进制异步加法计数器（由：三位二进制异步加法计数器（由T 构成）构成） Q0 J0K0 T0 T1 T2 Q0Q1Q2 1 Q1 J1K1 1 Q2 J2K2 1 CP始终有效始终有效 CP

16、低位发生进位后（低位发生进位后（ ），产生高位产生高位CP，使其翻转使其翻转 进位输出信号进位输出信号 Q 实例实例2：三位二进制异步减法计数器（由：三位二进制异步减法计数器（由T 构成）构成） Q0 J0K0 T0 T1 T2 Q0Q1Q2 1 Q1 J1K1 1 Q2 J2K2 1 低位发生借位后（低位发生借位后（ ），产生高位产生高位CP，使其翻转使其翻转 借位输出信号借位输出信号 借位信号借位信号 Q CP 下降沿动作的下降沿动作的 异步二进制异步二进制 减法计数器减法计数器 CP Q0 Q1 Q2 借位信号借位信号 借位发生借位发生 延迟性延迟性 优点：电路简单、可靠优点：电路简单、

17、可靠 缺点：速度慢缺点：速度慢 借位输出信号借位输出信号 (三三) 同步计数器同步计数器 1. 同步二进制加法计数器同步二进制加法计数器 CP下必翻下必翻 其它位翻转条件：其它位翻转条件： 只在相邻低只在相邻低位发生进位时位发生进位时翻翻 同步同步 进位进位 预测预测 第第i i位前各位只有位前各位只有全为全为1 1，该位才作好翻转，该位才作好翻转准备准备。 并在并在下一下一CP到来时具备翻转条件的各位同时到来时具备翻转条件的各位同时翻转翻转 1 0 1 1 + 1 10 最高位最高位 最低位最低位 01 4版：版：P241 5版：版：P278 实例实例1：三位二进制同步加法计数器（由：三位二

18、进制同步加法计数器（由T构成）构成） 计数脉冲计数脉冲CP Q0Q1Q2 Q2 J2K2 Q0 J0K0 T0 Q1 J1K1 T1T2 1 & CP下下 必翻必翻 Q01时，准备翻时，准备翻 转（转（T1 Q0 1 ） 下一下一CP必翻必翻 Q1 Q011时，准备时，准备 翻转（翻转（T2 Q1 Q0） 下一下一CP必翻必翻 & Q2 Q1Q0 C 进位进位 输出输出 Q2 Q1 Q0CP C 0 1 2 3 4 5 6 7 8 0 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 逻辑功能逻辑功能 v

19、3 3位二进制输出位二进制输出8 8进制计数器进制计数器 v 实现实现2、4、8分频分频 2分频：分频：fcp /2 计计CP脉冲个数脉冲个数 8分频：分频：fcp /8 计数容量计数容量（即计满值）（即计满值）7 7= 2= 23 31 1 进制数进制数（模）容量（模）容量1= 1= 8 8 = 2 = 23 3 4分频：分频：fcp /4 CP Q0 Q1 Q2 C 逻辑功能逻辑功能 v3 3位二进制输出位二进制输出8 8进制计数器进制计数器 v 实现实现2、4、8分频分频 计数容量计数容量（即计满值）（即计满值）7 7= 2= 23 31 1 进制数进制数（模）容量（模）容量1= 1=

20、8 8 = 2 = 23 3 n n位二进制计数器：位二进制计数器： 进制数（模）进制数（模）N N 2 2n n 计数容量（即计满值）计数容量（即计满值） N N 1 1 实现实现2、4、8.2n 分频分频 N N进制计数器最高实现进制计数器最高实现N N分频分频 实例实例2：三位二进制同步加法计数器（由：三位二进制同步加法计数器（由T 构成）构成） Q0 J0K0 T0 T1 T2 Q0Q1Q2 1 Q1 J1K1 1 Q2 J2K2 1 CP1 = CP Q0 & CP始终有效始终有效 CP CP0 = CP 低位全为低位全为1时时，CP才才有效有效 CP2 = CP Q1Q0 & 预预

21、 测测 翻翻 资资 格格 控控 制制 同同 步步 翻翻 时时 间间 预置数据入口预置数据入口 计数计数/保持保持 控制端控制端 计数脉冲计数脉冲 置数控制端（同步）置数控制端（同步） 计数值输出：计数值输出： 00001111 进位输出进位输出 复位端复位端CLR（异步）（异步） 16进制进制 实例实例3：集成同步计数器芯片集成同步计数器芯片74LS161 1 1 状态与进位保持状态与进位保持 0 0 1 1 1 状态保持状态保持, C=0 1 1 CP LD CLR EP ET 功功 能能 74LS161 功能表功能表 清清 零零 并并 行行 置数置数 计计 数数 0 1 0 1 1 预置数

22、据入口预置数据入口 计数计数/保持保持 控制端控制端 计数脉冲计数脉冲 置数控制端（同步）置数控制端（同步） 进位输出进位输出 复位端复位端CLR（异步）（异步） 四位二进制同步加法计数器四位二进制同步加法计数器4LS161 ET0： C0，无进位输出，无进位输出 C Q3Q2Q1Q0 从从0000开始计，第开始计，第15个个CP时计满值，时计满值，C 1，准备，准备 进位。进位。 第第16个个CP后，后，C 进位发生。进位发生。 ET1： ET 2. 十进制同步加法计数器十进制同步加法计数器74LS160 与与4位二进制同步加法计数器位二进制同步加法计数器74LS161（16进进 制）管脚、

23、功能同，差别只在于进制数不同。制）管脚、功能同，差别只在于进制数不同。 预置数据入口预置数据入口 计数计数/保持保持 控制端控制端 计数脉冲计数脉冲 置数控制端（同步）置数控制端（同步） 进位输出进位输出 复位端复位端CLR（异步）（异步） 计数值输出：计数值输出： 0 0 00001001 （四）任意进制计数器（四）任意进制计数器 M个状态循环个状态循环 已有已有N进制的进制的 N个状态循环个状态循环 1. M N 欲得：任意进制数欲得：任意进制数M 已知：集成芯片为已知：集成芯片为N进制数进制数, 1. M N 清零清零 0 0 1 置置 数数 1 1 1 1 计计 数数 CP LD RD

24、 EP ET 功能功能 从全从全0开始，计到开始，计到SM 1状态，对该状态译码产生 状态，对该状态译码产生 ， . LD=0 电路由计数转为置数，电路由计数转为置数，等下一个等下一个CP 到后，置到后，置0数回数回0. 方法方法1 回回0法法 清清零零异异步步DR 置置数数同同步步LD 1. M N 方法方法1 回回0法法 清清零零异异步步DR 置置数数同同步步LD 清零清零 0 0 1 置置 数数 1 1 1 1 计计 数数 CP LD RD EP ET 功能功能 从全从全0开始，计到开始，计到SM 1状态，对该状态译码产生 状态，对该状态译码产生 ， . 电路由计数转为清零，电路由计数转

25、为清零，立即立即 回回0. SM RD=0 1. M N 多片多片N进制芯片构成进制芯片构成 (1) M = N1 N2 ， ， N1 、 、N2 N CP 1 11 同步型同步型 低片低片 始终始终 计数计数 低片计到低片计到9时时C1，使高片做好计数准备。下一，使高片做好计数准备。下一CP到，高片计数到，高片计数 计到计到99 时，百时，百 进位输进位输 出出C1 例例1： 用用74LS160 设计设计100进制加法计数器。进制加法计数器。M = 10 10 并行进位方式并行进位方式 CP 1 11 1 1 串行进位方式串行进位方式 异步型异步型 低片计到低片计到10时，时，C下跳，使高片

26、下跳，使高片CP上跳计数上跳计数 例例2： 用用74LS161设计设计80进制加法计数器进制加法计数器 M = 5 16 5进位输出进位输出 1 0 100 0 & 1 CP 1 1 1 80进位输出进位输出16进进5进进 准备准备 进位进位 S4 S0S3S5 进进 位位 发发 生生 2片计数满值片计数满值=155+4=79 串行进位方式串行进位方式 于计数状态。于计数状态。 只等低片进位发生，只等低片进位发生， 高片高片CP到来。到来。 例例2 用用74LS161设计设计80进制加法计数器进制加法计数器 CP 1 1 1 16进进 5进进 1 0 100S4 0&并行进位并行进位 计满值计

27、满值 1 1 1 1 0 0 1 0 Q0 Q3 Q4 Q7 下一下一CP 计数计数 0 0 0 00 0 0 0 15 4 16=79 置数置数 只当两片只当两片 全部计满，全部计满， 置数端才置数端才 起作用，起作用， 否则高片否则高片 状态保持状态保持 再下一再下一CP 计数计数保持保持 1 0 0 00 0 0 0 M = 16 5 Q0 Q3 Q4 Q7 (2) M = N1 N2 SN N -1 SN N -2 SN N -3 首先用首先用2个个N进制计数器构成进制计数器构成N N进制，然后再进制，然后再 整体回整体回0或整体置非或整体置非0数方法。数方法。 例：例： 用用74LS

28、160 设计设计31进制加法计数器进制加法计数器 1 CP 11 解：欲使工作速度快，可设计成同步型解：欲使工作速度快，可设计成同步型 用用2片片74LS160 构成同步构成同步100进制进制 1 CP 11 0 0 0 0 0 0 0 0 & 整体整体 置入置入0数数LD S99 S30S31 S30 0 0 0 0 1 1 0 0 31进位输出进位输出 S30 进位准备进位准备 进位发生进位发生 例：例： 用用74LS160 设计设计31进制加法计数器进制加法计数器 也可设计成异步型也可设计成异步型 用用2片片74LS160 构成异步构成异步100进制进制 11 CP 1 1 1 1 1

29、11 CP 1 1 1 1 1 S31 1 0 0 0 1 1 0 0 & 0 & C S99 S30S31 整体整体 清清0DR 进位发生进位发生 S30 1. 环形计数器环形计数器 （五）移位寄存器型计数器（五）移位寄存器型计数器 不能自启动不能自启动 4进计数器进计数器 能自启动的环形计数器能自启动的环形计数器 Q1n+1=Q0 Q0n+1=Q0+ Q1+ Q2 Q2n+1=Q1 Q3n+1=Q2 右右 移移 环形计数器优点：环形计数器优点： v 电路结构简单电路结构简单 v 有效循环状态可直接输出，不需译码。有效循环状态可直接输出，不需译码。 环形计数器缺点：环形计数器缺点： 状态利用

30、率低：状态利用率低：N位计数器只有位计数器只有N个个 状态，而电路共有状态，而电路共有2N可状态。可状态。 2. 2. 扭环型计数器电路扭环型计数器电路 Q3 自启动型扭环型计数器电路自启动型扭环型计数器电路 Q0n+1=3Q213QQQ 21QQ 扭扭环形计数器特点：环形计数器特点： v N位计数器有位计数器有2N个状态。个状态。 v 相邻有效状态只有一位改变，故对状态译码时相邻有效状态只有一位改变，故对状态译码时 不会出现竞争冒险现象。不会出现竞争冒险现象。 S1 S0 状态状态 次序次序 编码编码 C Q1Q0 S2 00 01 101 0 0 状态数：状态数：记记 S0、S1 、S2

31、3个，个， 输出：输出： 1 0无进位无进位 准备进位准备进位 进位输出，记进位输出，记C C 解：逻辑抽象解：逻辑抽象 输入：输入： 计数计数1 0保持保持 计数控制计数控制X 例：设计一带进位输出的可控式例：设计一带进位输出的可控式3进制同步计数进制同步计数 器：器：X1, 计数；计数；X0, 计数值与进位保持。计数值与进位保持。 例：设计一带进位输出的可控式例：设计一带进位输出的可控式3进制同步计数进制同步计数 器：器：X1, 计数；计数；X0, 计数值与进位保持。计数值与进位保持。 00 01 10 1 / 1 / 1 /0 0 1 0 /0 0 /0 0 /1 Q1 Q0 X / C S1 S0 状态状态 次序次序 编码编码 C Q1Q0 S2 00 01 101 0 0 00 01 11 10 0 1 Q1n Q0n X Q1n +1Q0n+1 / C 卡诺图卡诺图 因因 果果 00 / 0 01 / 0 10 / 1 01 / 0 10 / 000 / 1 / / 00 01 10 1 / 1 / 1 /0 0 1 0 /00 /0 0 /1 Q1 Q0 X / C Q1n +1Q0n+1 / C 卡诺图卡诺图 00 01 11 10 0 1 Q1n Q0n X 0