电子设计自动化及专用集成电路课程设计报告

1、青 岛 农 业 大 学理学与信息科学学院电子设计自动化及专用集成电路课程设计报告 设 计 题 目 多功能计数器、二人抢答器设计 学生专业班级 学生姓名（学号） 指 导 教 师 唐嫣娜 完 成 时 间 2013-11-1 实 习（设计）地点 信息楼121 2013 年 11 月 1 日一、课程设计目的和任务课程设计目的：本次课程设计是在学生学习完数字电路、模拟电路、电子设计自动化的相关课程之后进行的。通过对数字集成电路或模拟集成电路的模拟与仿真等，熟练使用相关软件设计具有较强功能的电路，提高实际动手，为将来设计大规模集成电路打下基础。课程设计任务：（1）多功能计数器设计一个多功能计数器，实现二、

2、八、十，十六进制的计数。 (2) 二人抢答器a) 两人抢答，先抢有效，用发光二极管显示是否抢到答题权。b) 每人两位计分显示，打错不加分，答对可加10、20、30分。c) 每题结束后，裁判按复位，重新抢答。d) 累积加分，裁判可随时清除。二、分析与设计1、设计任务分析(1)多功能计数器的设计 多功能计数器主要实现的是对计数器的控制，可以通过计数器选择信号clken0clken3来控制计数器选择，同时计数器为时序逻辑电路，所以必须加入时钟控制信号，通过时钟信号的上升沿或者下降沿来控制计数。 根据题目可以知道要有六个输入和两个输出，是一个简单的组合逻辑函数。想要实现这一功能必须要列出输入和输出的逻

3、辑关系，然后根据这一逻辑关系得出逻辑电路，然后编出源代码进行仿真。(2)二人抢答器的设计 抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。 通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。 抢答器多向着数字智能化发展。在这里用verilog语言写的二人抢答器由四部分组成：抢答部分、加分部分、数码管显示部分、顶层连接部分；抢答部分主要进行两个选手的抢答判断，并记录选手的序号；加分部分根据从抢答部分传来的选手序号实现对选手的加分并记入寄存器，最后通过显示部分将选手的分数显示2、设计方案（1） 多功

4、能计数器的设计 本题设计的是四个4位异步清零计数器。首先是输入输出的设置，利用四个信号作为四个计数器的选择信号，clken0对应二进制计数器，clken1对应八进制计数器，clken2对应十进制计数器，clken4对应十六进制计数器。用脉冲时钟信号为计数对象，最后输出计数值。同时还应设置进位输出端，当计数超过进制时进位信号输出。其后是编程的实现部分，利用verilog语言进行编程，首先定义一个实体，规定好所有的输入输出端口，然后再定义一个结构体来实现具体的功能，结构体中要定义时钟脉冲信号，利用多重选择结构来实现电路的功能：首先判断clr，因为clr为异步清零端，所在选择结构的最外层，独立于cl

5、k之外，若其有效，则直接置零，其次在脉冲有效的前提下看使能端是否有效，若有效则可正常计数，否则不能正常计数，最后通过判断q是否超过计数范围来看是否有进位输出。（2） 二人抢答器的设计如图所示为总体方框图。其工作原理为：1.接通电源后，主持人将开关拨到“清除”状态，抢答器处于静止状态，指示灯灭，等主持人将开关置“开始”位置后，抢答器处于等候状态，此时可以进行抢答。2.当抢答信号key其中一个有效，输入信号clk立即变为0对系统进行锁定，禁止第二次抢答。3.抢答完成，优先判断抢答的组号，并将编号进行锁存，接着选手答题，由裁判判断对选手进行加分。4.系统进行加分计算，并通过七段数码管进行显示。5.如

6、果再次抢答必须由主持人操作“清除”和“开始”状态的开关，即需要主持人清零。3、详细设计（1）、多功能计数器设置输入的对应关系clken为计数器加减的控制端，clken为1时有效0无效，clr为清零控制端，清零时为1，否则为0；q为计数输出，为四位二进制数，clk为时钟脉冲，上升沿有效，qout为进位输出，有进位输出时为1，否则为0。当clken有效时计数器部分真值表如下：十六进制计数器真值表clkClken1clrq3q2q1q0qout0000001000010100010010001101001000100101010011001001110101000010100101010100101

7、01101011000101101010111001011111十进制计数器真值表clkClken1clrq3q2q1q0qout000000100001010001001000110100100010010101001100100111010100001010011多功能计数器生成原理图(2)、二人抢答器该二人抢答器设计分为四个模块分别为：抢答模块，该模块实现对第一抢答选手的判断记录和裁判的清0功能，当裁判按下reset信号时，q输出为0，clk信号有效开始判断是否有选手抢答，当有选手抢答时s记录选手序号，同时clk变为0锁定模块禁止抢答;分数计算模块，通过抢答模块传来的选手序号对选手进行加

8、分计算，加分选择有10,20,30三种选择，有裁判选择进行加分，并记录分数，最后传入数码管显示模块由七段数码管显示各选手的分数。生成电路图如下：4、源代码分析多功能计数器module count4to1(qout,q,clk,clken0,clken1,clken2,clken3,clr);input clk,clken0,clken1,clken2,clken3,clr;/定义输入端口output qout;/定义进位输出output3:0q;/输出信号reg3:0 q;reg qout;always (posedge clk or posedge clr) begin if(clr)/判断

9、复位端1时清0 begin q=4d0; qout=0; end else if(clken3)/选择十六进制计数器 if (q3&q2&q1&q0)/q为4b1111时进位输出为1 begin q=4d0; qout=1; end Else/q进行计数加1 begin q=q+1; qout=0; endelse if(clken2)/采用十进制计数if (q3&q0) begin q=4d0; qout=1; end else begin q=q+1; qout=0; end else if(clken1)/八进制计数器有效 if (q2&q1&q0) begin q=4d0; qout=

10、1; end else begin q=q+1; qout=0; end else if(clken0)/开始二进制计数 if (q) begin q=1d0; qout=1; end else begin q=q+1; qout=0; end else q=q; endEndmodule二人抢答器（1） 抢答模块module snatch(reset,key,led,m);input reset;/定义清0端口input1:0 key;/两个抢答信号输入端口output1:0 led;/记录抢答者序号output1:0 m;/记录抢答者序号reg q;reg1:0 s;wire out=ke

11、y0|key1;/判断是不是有抢答wire clk=(!q)&out;/一旦有抢答clk清0 锁定模块禁止抢答assign m=s;always(posedge clk or posedge reset)if(reset)/裁判清0时所有数据清0beginq=1b0;endelse q=1b1;always(posedge clk)/判断抢答并记录抢答者的序号case(key)2b01:s=2b01;2b10:s=2b10;default:s=2b?;endcaseassign led=s;endmodule（2） 加分模块module store(score,clr,s,q);input c

12、lr;input2:0 score;/三个加分选择分别为10，20，30input1:0 s;output7:0 q;reg7:0 q;wire clk=score0|score1|score2;/任何分数有效进行加分计算always(posedge clr or posedge clk)beginif(clr) q=8h00;elsebegincase(s)/判断给那个序号的选手加分2b01:begin if(q3:04h9)/一号选手的加分计算begin if(score=3b001)q3:0=q3:0+4b0001;else if(score=3b010)q3:0=q3:0+4b0010

13、;else q3:0=q3:0+4b0011;end end2b10:begin if(q7:44h9)/二号选手的加分计算begin if(score=2b001)q7:4=q7:4+4b0001;else if(score=2b010)q7:4=q7:4+4b0010;else q7:4=q7:4+4b0011;end endendcaseendendendmodule（3） 数码管显示模块module deled(pin,opin);input7:0 pin;output31:0 opin;reg31:0 opin;always(pin0 or pin1 or pin2 or pin3

14、or pin4 or pin5 or pin6 or pin7)begincase(pin3:0)/一号选手的分数显示4b0000:opin15:0=16h3f3f;4b0001:opin15:0=16h063f;4b0010:opin15:0=16h5b3f;4b0011:opin15:0=16h4f3f;4b0100:opin15:0=16h663f;4b0101:opin15:0=16h6d3f;4b0110:opin15:0=16h7d3f;4b0111:opin15:0=16h073f;4b1000:opin15:0=16h7f3f;4b1001:opin15:0=16h6f3f;e

15、ndcasecase(pin7:4)/二号选手的分数显示4b0000:opin31:16=16h3f3f;4b0001:opin31:16=16h063f;4b0010:opin31:16=16h5b3f;4b0011:opin31:16=16h4f3f;4b0100:opin31:16=16h663f;4b0101:opin31:16=16h6d3f;4b0110:opin31:16=16h7d3f;4b0111:opin31:16=16h073f;4b1000:opin31:16=16h7f3f;4b1001:opin31:16=16h6f3f;endcaseendendmodule（4）

16、 顶层连接模块module top(reset,key,score,clr,led,opin);input reset;input1:0 key;input2:0 score;input clr;output1:0 led;output31:0 opin;wire1:0 m;wire7:0 q;snatch snatch(reset,key,led,m);/调用抢答模块判断抢答者store store(score,clr,m,q);/调用加分模块给抢答的选手进行加分deled deled(q,opin);/调用数码管显示模块显示选手分数endmodule三、系统实施 在此次课程设计中我遇到了各

17、种各样的问题其中最主要的就是模块的调用问题，在always块中不能调用module只能调用函数或任务程序完成后的仿真如下：（1） 、多功能计数器二进制计数器仿真八进制计数器仿真十进制计数器仿真十六进制计数器仿真（2） 、二人抢答器（3）四、总结与体会持续近一个星期的课程设计结束了，我的设计虽然不是很完美，但总体上还是成功的。一周的时间虽然很短暂，但从中获益匪浅. 毕竟在课堂上学习的都是理论知识，而且要把理论知识付诸实践确实非一件易事。 首先通过本次课程设计对数字电路及EDA等这几门课程有了更深的了解，因为课程设计本身要求将以前所学的理论知识运用到实际的电路设计当中去，因为课程设计本身要求将以前所学的理论知识运用到实际的电路设计当中去，在电路的设计过程中涉及或、非门，简单组合逻辑电路芯片的使用以及对电路元器件的认识，通过这次课设让我明白了理论和实际操作之间差 距，而且也让我很明确得意识到自己在数电上有很多的 知识漏洞，以后应该多钻研一下。从这过程，我锻炼了 自己的动手能力，独立思考能力，分析实践能力，并学 会了把自