Quartus-Ⅱ81入门教程一个Verilog程序的编译和功

1、Quartus 8.1 入门教程一个 Verilog 程序的编译和功能仿真）Quartus 是 Altera 公司推出的专业 EDA 工具，支持原理图输入、硬件描述语言的输 入等多种输入方式。 硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字 系统。接下来我们对这种智能的 EDA 工具进行初步的学习。使大家以后的数字系统设计更 加容易上手。菜单栏第一步：打开软件资源管理窗口快捷工具栏工作区任务管理窗口信息栏快捷工具栏：提供设置（ setting），编译（ compile ）等快捷方式，方便用户使用，用户也可 以在菜单栏的下拉菜单找到相应的选项。菜单栏：软件所有功能的控制选项都可以

2、在其下拉菜单中找到。信息栏：编译或者综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。工程名称注意以下 命名 要一致。第二步：新建工程（ filenew Project Wizard）1 工程名称：所建工程的保存路径顶层模块名（芯片级设计为实体名） ，要求 与工程名称相同2 添加已有文件（没有已有文件的直接跳过next ）如 果有已经存在的文件就在该过程中添加，软 件将直接将用户所添 加的文件添加到工程中。23 选择芯片型号（我们选择 MAX3000A 系列下的 EPM3256AQC208-10 芯片）)（注：如果不下载到开发板上进行测试，这一步可以不用设置所选的 芯片 的系列型号快

3、速搜索所需的芯片选择芯片4 选择仿真，综合工具（第一次实验全部利用 quartus 做，三项都选 None，然后 next ）3选择第三方综合工具，如果 使用 Quartus 内部综合工具 则选择 none选择第三方仿真工具，如果 使用 Quartus 内部仿真工具 则选择 none选择时序分析仪5 工程建立完成（点 finish ）工程建立完成， 该窗口显示所建立工程所有 的芯片，其他第三方 EDA 工具选择情况， 以及模块名等等信息。456第七步：整体编译（工具栏的按钮start Complilation）该窗口给出综合后代码的资源使 用情况既芯片型号等等信息。选择为使用端第八步：功能仿真

4、（直接利用 quratus 进行功能仿真）1 将仿真类型设置为功能仿真（ AssignmentssettingSimulator Settings下拉 Function ）72 建立一个波形文件：Functional 表示功能仿真， 既不包括时序 信息， timinng 表示时序仿真。加入线及 寄存器的延时信息newVector Waveform File )添加波形文件作为信号输出文件，以便观察信号的输出情况8然后导入引脚（双击 Name下面空白区域 Node Finderlist 点击 ）：双击弹出右边的对话框点击如下图添加点击产生端口列表信号接下来设置激励信号（单击选择TimingMul

5、tiplied by 1）设置输入信号周期设置 b 信号源的时候类同设置 a 信号源，最后一步改为 Multiplied by 2设置仿真的开始及结束时间我们自定义的输入信号接下来开始仿真（仿真前要将波形文件保存，点击工具栏开始仿真）：10然后要先生成仿真需要的网表（工具栏 processingGenerate FunctionalSimulation Netlist )观察波形，刚好符合我们的逻辑。功能仿真通过。第九步：下载(点击(Programmer)，再点击 Hardware Setup 配置下载电缆 ,单击弹出窗口的“ Add Hardware ”按钮，选择并口下载ByteBlasterMV orByteBlasterMV ，单击“ Close ”按钮完成设置。 CPLD器件生成的下载文件后