实验三选数据选择器实验报告

1、实验三选数据选择器实验报告LOGODocument serial number NL89WT-NY98YT-NC8CB-NNUUT-NUT108实验三x八选一数据选择器一、实验目的：1. 熟悉Quartus软件的使用和FPGA设汁流程2. 用VHDL语言进行八选一数据选择器的设讣二、实验步骤：一. 建立文件夹：在D盘“xingming”的文件夹下建立一个名为choices* 的文件夹。二. 建立新工程1. 双击桌面上Quartus的图标，启动该软件。2. 通过File = New Project Wizard菜单命令启动新项目向导。在随后弹 出的对话框上点击ext按钮，在What is the

2、 working directory for this project栏目中设定新项目所使用的路径:D:xingmingchoice8；在 What is the name of this project 栏 H 中输入新项目的名字：choice8, 点击Next按钮。在下一个出现的对话框中继续点击Next,跳过这步。3. 为本项H指定目标器件：选择器件系列为ACEX1K ,选择具体器件为 EP1K30TC144-3 1728 24576，再点击Xexto在弹出的下一对话框中继续点 击ext ,最后确认相关设置，点击Finish按钮，完成新项目创建。三. 设计输入1. 建立一个VHDL文件。通

3、过File = New菜单命令，在随后弹出的对话框中 选择VHDL File选项，点击0K按钮。通过File = Save As命令，将 其保存，并加入到项目中。2. 在VHDL界面输入8选1数据选择器程序，然后通过File = Save As命 令保存。4 choice8.vhd|Compilation Report - Flow Summary | LIBRAR工 IEEE;USE IEEESTD_LOGIC_116 4-ALL;USE IEEE STD2EOG1TH AL.L ;USE IEEE 5工二匕0(33：匚二5丁0工GNED 夙匚匸；ENTITY choices ISPORT

4、( aFkr er dF er f r g/ti : IN BIT ;s : IN mi：王 _vector (2 down to O); y : OUT BZT):END ENTITY choices ;WHENsOohELSEWHEN3=rrOOlELSEWHEN3=rrO1QrrELSEWHEN3=rrQ11 rrELSEWHEN3=3.0ELSEWHENS=ELSEWHENS=ELSEARCHITECTURE one OF choices IS BEGINabcdefgh =Start Compilation命令，检查发现无程序语法错误1. 在File菜单下，点击New命令。在随后弹岀

5、的对话框中，切换到Other Files 页。选中 Vector Waveform File 选项，点击 OK 按钮。2. 选择命令Edit二End Time ,时间设置为30000ns ,进入到波形编辑界 面。在Edit菜单下，点击Insert Node or Bus-命令，或在结点名字区 连续双击鼠标左键两次，在新出现的框图中点击ode Finder出现结点查找 器窗口搜索结点名，在上一个框图中点击Node Finder按钮后，打开 Node Finder对话框。点击List按钮，列出电路所有的端子。点击 按 钮，全部加入。点击0K按钮，确认。3. 回到Insert Node or Bus

6、对话框，点击0K按钮，确认。4. 编辑输入激励信号波形.选中a信号，在Edit菜单下，选择Value = Clock-命令。在随后弹出的对话框的Period栏目中设定参数为10ns, 点击0K按钮，重复前面的操作，设置输入信号b的参数为20ns , c信号 的参数为30ns, d信号的参数为40ns, e信号的参数为50ns, f信号的参数 为60ns, g信号的参数为70ns, h信号的参数为80ns,输入激励信号波形 编辑完毕。同样的，s0、sl、s2的参数分别设置为10ns、20ns、 30nso3. 功自呂仿真：(1)Processing二Generate Functional Sim

7、ulation Netlist(2)使用命令Processing=Simulator Tool ,出现模拟器窗口 ,在 simulation mode中选择Functional ,指定波形文件为，点击start开 始，成功后点击Report查看仿真波形1. 时序仿真: (Processing二Generate Functional Simulation Netlist(2)使用命令Processing=Simulator Tool ,出现模拟器窗口 在simulation mode中选择timing,指定波形文件为，点击start开始, 成功后点击Report查看仿真波形六 引脚分配1.在As

8、signments菜单下，点击Pin Planner命令，岀现如下图示。在这个 工具中，我们可以为我们的电路的端子分配器件的引脚。在All Pins表格 中，双击Node Name列的new node单元，选择所有端口的名字。在同一行的 Location列，选择要分配的位置。重复操作，为每个端子都分配适当的脚位。X Named pV|All PnsFilter: |pjns： allMode NameDirectbnLocationI/O BankVref Grout1 aInputPIN.312“ bInputPIN.333妙 cInputPIN.324畛 dTi 卜XIuPIN.375eP

9、IN 366 fInpjtPIN-397酹 gInpjtPIN.388 hInputPIN.419畛 s0InpjtPIN.10110吋 slInpjtPIN.10211s2InpjtPIN-10912衿 yOuputPIN.292. 在Assignments菜单下，点击Device-命令。在随后弹出的对话框中点 击 Device & Pin Options按钮，进入 Device & Pin Options 对话框。切 换到 Unused Pins 页，在 Reserved all unused pins 栏中，选择 As input tri-stated。点击确定按钮，确认设置。回到Set

10、ing对话框，点击 0K按钮。3. 在这些均设置好后，选择Processing菜单下，点击Start Comp订at ion 命令，开始再一次编译我们的项目。编译结束后，点击“确定”按钮。七.下载与配置1. 可编程器件通过专用电缆和讣算机相连，使用命Too Is二Programmer打开编 程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中。2. 回到编程器窗口，选中program/configure,再点击Start启动编程。3. 下载成功后，在试验箱中进行试验，可观察到实验结果。三、实验感想在这次的试验中，因为是第三次使用Quartus做实验，所以，对于实验的 步骤和流程比较熟悉了，这次试验是根据二选一和四选一数据选择器来改编八 选一数据选择器，但是，在改编VHDL语言程序的过程中，遇到的一个问题就是 山于输入法没有调整到英文状态，导致程序无法正常进行编译，后面检查后就 修正过来了。这个实验一共做了两次，因为笫一次做之后，写实验报告时发现实验截图 不全，即功能仿真和时序仿真的仿真波形图没有截出输入输岀