数字电子技术期末复习题(1)资料

1、项目1简单加法器电路的设计与测试填空题方波信号在时间和幅值上是（）（离散/连续）的，语音信号在时间和幅值上是（）（离散/连续）的。在数字电路中，常用的计数制除十进制外，还有（）、（）、（）数字1011B中数码0的权是（），数字345.2H中数码2的权是（）(AA.B)h =(（25.2）D =（1010.01） B =（常用的BCD码有（8421BCD码是最常用的BCD码，它是采用（ 位十进制数，符合通常人们的习惯。(24.25)d =(）B）等。）位二进制数来表示（）)8421BCD当异或门两路输入都为时，门电路输出为（）写出三变量函数F（A,B,C）所有的最小项（）、（）、（）、）、（）、

2、（）、（）、（），这些最小项相或的结果等于，任意两个最小项相与的结果是（）。OC门称为（）门，多个OC门输出端并联到一起可实现（）功1.2.3.4.5.6.7.8.9.10.11.(12.13.14.15.16.三态门的输出包括（）和（ ）三种情况用二输入与非门构成一个非门可将两个输入端（）或将其中一个输入端。下图中TTL门电路输出F应为（）。&F10Q使用数字电路综合测试设备和数字式万用表测试74LS125并完成下列填 空。-一 FQ EN当控制端E =o时，当A=0时F=，当A=1时F= ;此状当控制端E .1时，改变输入A的电压值，输出F （变化/不变）,态被称为。二化简：1. Y 二A

3、BC AB BC2. F A,B,C,D 八 m 3,6,8,9,11,12 mid 0,1,2,13,14,15三分析计算题1.分析下列电路图的逻辑关系，并填写真值表、写出逻辑表达式ABC2 下图为74125和7404构成的电路，请根据输入波形画出输出波形3请用与、或、非门实现下列函数，F(AB,C)=v m(1,3,4,6)。要求：写出具体步骤，包括卡诺图化简和具体电路图。4. 试用74LS00和74LS86实现全加器逻辑功能。写出实现步骤，画出逻辑电路 图。项目2八人抢答器的设计与制作1 半导体数码显示器的内部接法有两种形式：共 接法和共接法。2对于共阴极接法的LED数码显示器，应采用

4、电平驱动的七段显示译码 器。3 组成组合逻辑电路的基本单元电路是 。4. 8421BCD 码、5421BCD 码、2421BCD 码属于码，余 3BCD 码属于码。5. 全加器不仅考虑加数和被加数本位相加以及向高位进位，还要考虑与低位的 位相加。6. 8421码是一种常用的BCD码，该码从左到右各位对应的权值分别为 所以称为8421码。7. 组合逻辑电路的输出状态，仅与状态有关，而与电路状态无关。8. 译码器按其功能特点可分为 译码器和译码器两大类。9 .分析下图给出的组合逻辑电路，此时数码管显示。LC501J10. 当CD4511的LT =0时，无论其他输入端的状态如何变化，CD4511的a

5、g输出端状态为 （0/1），LC5011所有笔画 （亮/不亮）。11. 当CD4511的LT =1 BL=0时，无论其他输入端的状态如何变化，CD4511的ag输出端状态为 （0/1）, LC5011所有笔画（亮/不亮）。12. 显示译码器的作用是将输入的转换为能控制发光二极管（LED ）显示器、液晶（LCD ）显示器及荧光数码管等显示器件的信号，以实现数字及符号的显示13.当74138的STa=O时，输出Y0Y7的状态为全(工作/不工作)。(0/1),电路工作14.当74138的STb+STC =1时，输出Y0 篦 的状态为全(0/1),电路工作(工作/不工作)。15.要保证74LS138正

6、常工作，实现较少的信号控制较多开关的功能，需要同时满足 STa=、STb =、stc =的条件16分析下图给出的组合逻辑电路，此时输出信号 丫。丫7为VCCA1Yo丫174LS138丫4STaVCC 一SlBoY7st17试分析下图的输出信号最简表达式 CB+5VCo0YoLE=1旦L 41_C ET 、1 j 匕1Y1374LS1471,Y29丫3BLLTrabcdeCD4511f:Ja b cd e f g18分析下图给出的组合逻辑电路，此时数码管显示Vcc(a)(b)16V cc152ST辺2Ao132A1122Yo112Y1102Y292Y374LS1391Yo1Y11Y21Y32Yo

7、2Y12Y32Y219、用74LS139及门电路实现下列逻辑功能:F(代 B,C)Xm(0,2,3,6,7)F(代 B,C) = AC ABC BC1ST 11AoL21A1 31Yo 41Y451Y2 61Y3GND EZ20. 用74LS138及门电路实现全加器逻辑功能AJ2Aj2A J3STbE4叵cTs74LS138&7SY7GND L8T6| Vcc15 Y015 Yi回丫2Y3H 丫413丫5NY6丫4丫7Y3YiYo丫2丫6丫5(b)(a)21. 用74LS138及门电路实现三人表决器逻辑功能项目3计数器的设计与调试一.填空题：1. 时序逻辑电路的输出不仅与有关，而且与有关。2.

8、 触发器是构成逻辑电路的重要部分。时序逻辑电路是由和构成的。3. 触发器的两个输出端Q、Q，当q=qQt时，我们称触发器处于 。4. 触发器有2个稳态，存储4位二进制信息要 个触发器。5. 由与非门构成的基本RS锁存器正常工作时有三种状态，分别是RS = 01输出为，RS=io输出为，RS = ii输出为 。（0状态/1状态/保持状态）。6. 与非门构成的基本RS锁存器输入状态不允许同时出现 R =S二。7. 与非门构成的基本RS锁存器的特征方程是，约束条件是。8. 若将D触发器的D端连在Q端上，经99个脉冲后，它的次态Q（t+99） =1，则此时的现态Q（ t）应为。9. 假设将10KHZ方

9、波信号接在D触发器的时钟端，将D触发器的Q端和D端相连，则Q的信号的频率是。10. 边沿D触发器的特征方程是o11. 边沿JK触发器的特征方程是 o12. 在JK触发器中，当J= 0、K = 1时，触发器 o13. 在JK触发器中，当J= 1、K = 0时，触发器 o14. 在JK触发器中，当J= 0、K = 0时，触发器 o15. 在JK触发器中，当J= 1、K = 1时，触发器 o16. 若将JK触发器转换为D触发器，则应将J端接门的输入端，其输出端接入JK触发器的端即可。17. 描述触发器逻辑功能的方法有、等几种。所有时钟连在一起，同时使触发器状态发生变化的时序电路称 为。一般情况下同步

10、时序电路速度比异步时序电路要 （快/慢/相当）。若要构成一个六进制计数器，最少用个触发器，它有个无效状态。二进制计数器其模数为，N为构成计数器的个数。按照计数的数码变化升降，计数器可分为 和。74161异步清零端CR，当该输入端为低电平时，输出端为 （ 0/1），此时与时钟端CP状态 （上升沿有关/下降沿有关/无关）。计数器的清零端输入有效电平后，无论此时时钟状态如何，输出变零，这种 方式称为 。74161同步置数端LD，若使输出状态与预置输入端相同，则需要 和18.19.20.21.22.23.24.25.26.27.28.29.30.31.32.33.34.35.共同作用。74161、74

11、163、74160是 （同步/异步）计数器，74390是 （同步/异步）计数器，复位法进行计数器的模数变换时，其计数器的最小输出数为 。若计数器的输出最小数可以不从 0开始，则此计数器可用 （复位法/置数法）实现。某计数器状态转换图如下该电路为进制计数器，它有个无效状态，电路自启动实现任意模数计数器的方法二.分析设计题1亠下降沿触发的边沿JK触发器的输入波形如图所示。试画出输出设触发器初始状态为0oQ的波形。J2.上升沿触发D触发器的输入波形如图所示。试画出 Q端波形。设触发器初始状态为0o3画出下图Q1端的波形。设触发器初始状态为 0。设触发器初始状态为0cpjQi4画出下图Q1端的波形。设触发器初始状态为 0。设触发器初始状态为0CPQ25 分析计数器功能，画出状态转移图10 0 11功能:功能:功能:状态方程、列出功能6. 分析电路下列时序电路逻辑功能，写出输入输出方程、 真值表、画出状态转移图。7. D触发器组成的同步计数电路如图所示。分析电路功能，写出输入输出方程、状态方程、列出功能真值表、画出状态转移图。CP状态方程、8. 请分析下列同步时序电路并说明电路功能。写出输入输出方程、列出功能真值表、画出状态转移图CP9.试用集成中规模同步计数器CT74LS16采用复位法（异步清0）实现1