电子信息工程基于VHDL的100进制计数器报告_第1页
电子信息工程基于VHDL的100进制计数器报告_第2页
电子信息工程基于VHDL的100进制计数器报告_第3页
电子信息工程基于VHDL的100进制计数器报告_第4页
电子信息工程基于VHDL的100进制计数器报告_第5页
已阅读5页,还剩6页未读, 继续免费阅读

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、可编程逻辑器件应用项目报告书项目名称:100进制计数器指导老师:龚兰芳姓名:李诗华学号:080212215班级:08电子2班广东水利电力职业技术学院目录一、设计要求二、设计目的二、设计方案四、设计原理五、硬件要求六、调试与问题疑点七、设计步骤 八、体会、对设计工作的总结与展望、设计要求(1) 设计带计数允许和复位输入的100进制计数器,要求完成顶层 电路图和底层VHDL文件;(2) 进行功能仿真;(3) 下载并验证计数器功能;(4) 按上述步骤设计100进制计数器;(5) 为上述设计建立元件符号。、设计目的(1) 设计一个带计数允许和复位端的100进制计数器。(2) 熟练掌握各种计数器类型模块

2、的描述方法。(3) 能用计数器构成十进制、六十进制、十二进制等所需进制的计 数器。(4) 体会EDA技术的优点。设计两个按键,一个有停止、开始的功能,另一个有复位清零的功能,具体的 看表1-1。表1-1按键状态功能EnEn=1f开始计时En=0停止计时RstRst=0复位清零通过分频分出1KHZ对数码管的位地址进行扫描,而100KHZ利用if-else设计 计数程序,并输出显示信号。利用多个进程来完成以上的设计方案。四、设计原理library ieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_l

3、ogic_arith.all;entity bcd_100d isport(en,rst,clk:in std_logic;duan:out std_logic_vector(5 downto 0); cout:out std_logic_vector(6 downto 0);end;architecture one of bcd_100d issignal clk_1k:std_logic;signal clk_100h:std_logic;signal cnt6:integer range 0 to 3;signal data:std_logic_vector(3 downto 0);si

4、gnal data1:std_logic_vector(3 downto 0);signal dout:std_logic_vector(5 downto 0);signal s:std_logic_vector(6 downto 0);signal led1,led2,led3,led4:std_logic_vector(3 downto 0);beginprocess (clk)variable cnt1:integer range 0 to 250;variable cnt2:integer range 0 to 100;beginif clkevent and clk=1 thenif

5、 cnt1=250 then cnt1:=0;if cnt2=100 then cnt2:=0;clk_1k=not clk_1k;elsecnt2:=cnt2+1;end if;elsecnt1:=cnt1+1;end if;end if;end process;process (clk)variable cnt1:integer range 0 to 4000;variable cnt2:integer range 0 to 4000;beginif clkevent and clk=1 then if cnt1=4000 thencnt1:=0;if cnt2=4000 thencnt2

6、:=0; clk_100h=not clk_100h;elsecnt2:=cnt2+1;end if;elsecnt1:=cnt1+1;end if;end if;end process;process(clk_1k)beginif clk_1kevent and clk_1k=1 then if cnt6=3 thencnt6=0;elsecnt6doutdoutnull;end case;end process;process(dout)begincase dout iswhen111110=datadatanull;end case;end process;process(clk_100

7、h) beginif rst=0 thenled2=0000;led1 led1led2=0000;led1led2led1ssssssssssnull;end case;end process;duan=dout;cout=s;end;五、硬件要求表2-1六、调试与问题疑点 问题疑点:1. 怎样实现两数码管同时显示.2. 怎样实现数字的循环.调试:1. 编译无误,然后就对照自己所设计的功能按键状态(表1-1),看是否符合设计结果要求2. 检查无误,然后对自己规定的设计方案分配引脚(表2-1),进行编译无误, 就下载到实验板上来验证设计效果如果与自己的想法有出入,就要进行 修改最后要达到自己的结果.3. 验证的结果与是否符合自己所规定的设计方案.七、设计步骤 输出位选信号八、体会、对设计工作的总结与展望分频进程100HZ计数进程输出数码管段码信号显示进程在这次设计实验中,我深刻地体会到思路清晰是十分行重要的,从分频开始,到数码管显示,再到实现计数。每一步都是非常重要的,刚开始时我就遇到了:怎样实现两

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论