(最新整理)CMOS二级运算放大器设计

1、(完整)cmos二级运算放大器设计(完整)cmos二级运算放大器设计 编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整)cmos二级运算放大器设计）的内容能够给您的工作和学习带来便利。同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快 业绩进步，以下为(完整)cmos二级运算放大器设计的全部内容。cmos二级运算放大器设计（东南大学集成电路学院)1 运算放大器概述运算放大器

2、是一个能将两个输入电压之差放大并输出的集成电路。运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于bjt 或 fet 的电子器件。它是许多模拟系统和混合信号系统中的重要组成部分.它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、cmrr、psrr以及功耗等。2 设计目标1. 电路结构最基本的coms二级密勒补偿运算跨导放大器的结构如图1。1所示。主要包括四部分:第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。图1.1 两级运放电路图2.电路描述电路由两级放大器

3、组成，m1m4构成有源负载的差分放大器，m5提供该放大器的工作电流。m6、m7管构成共源放大电路,作为运放的输出级。m6 提供给 m7 的工作电流。m8m13组成的偏置电路，提供整个放大器的工作电流。 相位补偿电路由m14和cc构成。m14工作在线性区，可等效为一个电阻，与电容cc一起跨接在第二级输入输出之间,构成rc密勒补偿。3.设计指标两级运放的相关设计指标如表1。电源电压05v共模输入电压固定在(vdd+vss)/2开环直流增益80db单位增益带宽30mhz相位裕度60degree转换速率30 v/s静态功耗（电流)1ma负载电容=3pf表1 两级运放设计指标3 电路设计第一级的电压增益

4、： （3.1)第二级电压增益: (3.2）所以直流开环电压增益: (3。3)单位增益带宽： （3.4)偏置电流: （3.5）根据系统失调电压: （3。6)转换速率： (3.7)相位补偿： (3.8)以上公式推导过程简略，具体过程可参考相关专业书籍。根据这些公式关系，经过手算得到一个大致的器件参数如表2.m1120/1m93.2/1m2120/1m106/1m340/1m116/1m440/1m1224/1m516/1m136/1m6160/1m1420/1m732/1cc1。5pfm83。2/1rb6 k表2 二级运放器件参数四hspice仿真根据已经计算好的器件参数，写成电路网表。title

5、 test.lib e：h05mixddst02v231。lib ttvdd vdd 0 5vss vss 0 0。subckt opamp vn vp out vdd vssm1 2 vn 1 1 mp w=120u l=1um2 3 vp 1 1 mp w=120u l=1um3 2 2 vss vss mn w=40u l=1um4 3 2 vss vss mn w=40u l=1um5 1 6 vdd vdd mp w=16u l=1um6 out 3 vss vss mn w=160u l=1um7 out 6 vdd vdd mp w=32u l=1u* bias circuitm

6、8 6 6 vdd vdd mp w=3.2u l=1um9 7 6 vdd vdd mp w=3。2u l=1um10 6 7 8 vss mn w=6u l=1um11 7 7 9 vss mn w=6u l=1um12 8 9 10 vss mn w=24u l=1um13 9 9 vss vss mn w=6u l=1urb 10 vss 6k millercc 4 out 1。5pcl out vss 3pm14 4 7 3 vss mn w=20u l=1u .endsx1 vn vp out vdd vss opamp *admx2 vp vp out1 vdd vss opam

7、p acmx3 out2 vi out2 vdd vss opamp srx4 vn vn out3 vdc vss opamp *ppsrrx5 vn vn out4 vdd vsc opamp *npsrrvp vp 0 dc 2。5 ac 1vn vn 0 dc 2.5vi vi 0 pulse（2 3 20ns 0.1ns 0。1ns 200ns 400ns）vdc vdc 0 dc5 ac1vvsc vsc 0 ac1v 。ac dec 10 1k 100meg.trans 1n 400n。ptint ac v（vout) v（3).print trans v（out2）.print

8、 ac vdb（out） vp（out)。print ac vdb(out1）。print ac vdb（out3).print ac vdb(out4）。measure ac gbw when vdb（out）=0。measure ac vpw when vp(out)=-120。op。end1. 直流增益、带宽和相位裕度把ac信号全部放在一个输入端（或正端或负端），使用hspice分析输出增益和相位裕度.差模放大测试电路如图4.2。图4。2 差模增益测试电路图对应的网表是：x1 vn vp out vdd vss opamp adm。print ac vdb（out) vp（out）将va

9、c=1v，这样得到的输出电压值就是增益值，方便观察。仿真得到的差模增益和相位裕度如图所示.分别扫描了100mhz和1ghz情况下的波形如图4。3和4。4。图4。3 100mhz带宽扫描差模增益和相位波形图4.4 1ghz带宽扫描差模增益和相位波形为了得到准确的直流增益值，单位增益带宽和相位裕度值，通过以下两条语句：.measure ac gbw when vdb（out)=0。measure ac vpw when vp（out）=-120观察。lis文件，发现直流增益为80。4288db，单位增益带宽为52。036mhz，相位裕度为65degree。共模放大测试电路如图4。5。图4.5 共模

10、增益测试电路图对应的网表是:x2 vp vp out1 vdd vss opamp acm。print ac vdb（out1）共模增益波形如图4.6.图4.6 共模增益频谱图共模增益在0db以下说明具有较好的共模抑制.共模抑制比如图4.7：图4。7 共模抑制比频谱图共模抑制比达到83db.2. 电源抑制比图4.8为电源和地到输出增益的测试电路图,用差模增益除以电源增益即得电源抑制比。图4.9为仿真得到的正、负电源抑制比，从图中可知，低频时正电源抑制比为98db，负电源抑制比为89db。图4.8 电源增益测试电路图图4。9 仿真的电源抑制比3. 压摆率将运放接成单位增益负反馈形式，如图4.10

11、所示。对输入施加正负阶跃信号，得到阶跃特性如图4。11所示，给输出负载充电时的压摆率为30.44v/s,放电时的压摆率大约为44.78 v/s。对应的网表:x3 out2 vi out2 vdd vss opamp *srvi vi 0 pulse(2 3 20ns 0。1ns 0。1ns 200ns 400ns）。trans 1n 400n.print trans v(out2)图4.10 压摆率测试电路图图4.11 仿真的瞬态建立特性设计指标实际值开环直流增益80db80.4288db单位增益带宽30mhz52.036mhz相位裕度60degree65degree转换速率30 v/s30。44 v/s静态功耗（电流）1ma300ua负载电容=3pf3pf通过比较设计指标与实际值，满足系统要求的设计要求。5 总结进行模拟ic设计的第一步是根据要求确定需要的电路结构，第二步是掌握这种结构的原理和参数之间的联系，第三步根据指