电子秒表课程设计

1、电子秒表摘要电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长 的使用寿命， 因此得到了广泛的使用。 它从原理上讲是一种典型的数字电路， 其中包括了组 合逻辑电路和时序电路。本次实验所做电子式秒表由信号发生系统和计时系统构成 , 并具有 清零 ,暂停功能。由于需要比较稳定的信号，所以信号发生系统555 定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。计时系统由计数器、译码器、显示器组成。计数器由 74 LS160 构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方 式。译码器由 74LS48构成，显示器由数码管构成。清零, 暂停功能由 RS

2、触发器构成防抖动开关。 具体过程为： 由晶体震荡器产生 100HZ脉冲信号先进入计数器， 然后传入译码器，将 4 位信号转化为数码管可显示的 7 位信号，结果以“分”、“秒”、“ 10 毫秒”依次在数码 管显示出来。该秒表最大计时值为 59 分 59.99 秒， “10 毫秒”为一百进制计数器组成， “分”和“秒”为六十进制计数器组成。关键词：计时 精度 计数器 显示器AbstractElectronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute,

3、second timer.It does not have mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the signal system and timi

4、ng system, and has cleared pause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by

5、 the decimal counter the decimal and sexagesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first int

6、o the counter, and then the incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by minute, second, 10 milliseconds turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary counter,

7、minute and second is the six decimal counter.Keyword: Timing accuracy counter display目录一 设计任务与要求错. 误！未定义书签二 方案设计与论证1.三 单元电路设计与参数计算 6.（1）信号发生器单元电路 6.（2）计数器单元 .9（3）显示及译码单元电路 12（4）控制单元电路 14四 总原理图及元件清单 1.5.五 结论与心得 17六 参考文献 18一、设计任务与要求用 74 系列数字器件设计一个电子秒表 , 要求 :1. 以 0.01 秒为最小单位进行显示。2. 秒表可显示 0.01 秒到 60 分钟的

8、量程。3. 该秒表具有清零、开始计时、停止计时功能，并能防抖动。、方案设计与论证电子秒表实际上是一个频率（ 100HZ）进行计数的计数电路。由于秒表计数 的需要，故要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继 续计数等控制功能，同时需要一个分频电路把 100kHZ分成 100HZ的时间信号达 到准确稳定。 通常使用石英晶体振荡器电路构成数字钟。 数字电子钟的总体图如 下图 1 所示。由图可见，数字电子钟由以下几部分组成： 555振荡器和分频器组 成的秒脉冲发生器； 秒表控制开关； 一百进制秒、 六十进制分计数器和六十进制 秒计数器；以及秒、分的译码显示部分等图 1 总体设计方案

9、框图图 1 中，各单元电路的工作原理图下：(1) 信号发生器 : 选择信号发生器时，有两种方案：一种是用晶体振荡器， 另一种方案是采用集成电路 555 定时器与电阻和电容组成的多谐振荡器。 石英晶 振荡器精度很高，一般都需要多级分频。本次设计选用 555 定时器。(2) 显示电路 : 电子秒表，需要显示数字 , 根据设计要求，要用数码管来做显 示器。题目要求最大记数值为 59分 59.99 秒，则需要一个 8段数码管作为秒位 (有小数点)和五个 7 段数码管作为分秒位。要求计数分辨率为 0.0 1秒，那么 我们需要相应频率的信号发生器。(3) 计数器 : 秒表核心部分计数器， 此次选择 74L

10、S160计数器。它具有同 步置数和异步清零功能。主要是利用它可以十分频的功能。计数脉冲是由 555 定时器构成的多谐振荡器， 产生 100赫兹脉冲。 如果精度要求高， 也可采用石英 振荡器。(4) 译码器: 在选择译码器的时候，有多种选择，如 74LS47，74LS48等4-7 线译码器。如果选择 7447，则用来驱动共阴极数码管；如果选择 7448，则用来 驱动共阴极数码管。 在选择数码显示管时， 可以利用六个数码管； 也可以借鉴简 易数字频率计中的四位数码管来显示后四位，再用两个数码管显示分钟的两位。 本次设计中选择前一种方法。(5) 控制电路 : 用集成与非门构成基本 RS触发器，属低电

11、平直接触发的触发 器，有直接置位、复位、暂停的功能，并能防抖动。三、单元电路设计与参数计算本次课设中，我主要承担了信号发生器、计数器等单元电路的设计及仿真，以及 PCB板的设计等任务，先将其内容详细介绍如下：1. 信号发生器单元电路1.1 用 555 定时器构成方波发生器(1)555 定时器引脚排列及功能表1 脚：外接电源负端 VSS或接地，一般情况下接地。8脚：外接电源 VCC，双极型时基电路 V CC的范围是 4.5 16V，CMOS 型时 基电路 VCC的范围为 3 18V。一般用 5V。3 脚：输出端 Vo2 脚： TL 低触发端6脚：TH 高触发端4脚： R D是直接清零端。当 RD

12、 端接低电平，则时基电路不工作，此时不论 TL、TH 处于何电平，时基电路输出为“ 0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压， 则可改变内部两个比较器的基准 电压，当该端不用时，应将该端串入一只 0.01F 电容接地，以防引入干扰。7 脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电2）用 555 定时器构成方波发生器电路如下图所示。其中T1=(R1+R2)C1ln2为充电时间T2=R1C1ln2为放电时间T=T1+T2=(R2+2R1)C1ln2为脉冲周期F=1/T为振荡频率经过计算并实际调整，方案为R2=10K，R1=100K， c1=100 纳法。在实

13、践中，如果用示波器观察到频率不正确，可调整 R2 来改变频率，减小误差图 3 555 定时器构成方波发生器 muitisim 仿真电路调节 R2使得多谐振荡器的输出为 100Hz时钟脉冲，并接集成芯片 74LS00(SA) 的 2号管脚,而 SA的 1号管脚则接暂停 / 继续按钮 , 暂停/ 继续按钮通过高低电平 的转换以及 74LS00的与逻辑运算实现对时钟脉冲 CP的封锁与开通控制 , 而其他 电路不受其影响。74LS00的3号管脚输出接至 U(1 最低位十进制计数器 74LS160) 的时钟输入端作为时钟分频计数的基本时钟。在 muitisim 中仿真结果为：图4 仿真结果波形图2时钟分

14、频计数单元电路（1）时钟脉冲分频计数总体部分： 首先由十进制模块通过串行计数组成 100 分频电路，因为 74LS160是同步十进制计数器，在 Q3Q0输出端为 1001（即 9） 时，其进位端 TC同时由 0 变为 1，设计过程中采用的是置数清零法，而集成芯 片 74LS160为同步置数，此处如果 TC 直接接入下一级的时钟输入端，则会发生 本位数字为 9，而它的高位数字已经进位的现象。要消除这种现象则可以在TC端与下一级的时钟端之间接入一个非门，使得 TC输出反相，在本位输出进位脉 冲时，其高位时钟接收到的为时钟的无效边沿 （下降沿），而在本位自然清零时， 高位才会接收到一有效时钟边沿（上

15、升沿） ，从而达到正确进位的目的。而六十进制与下级模块的级连， 由于六进制模块在实现过程中已经接入了一 个 74LS00 的与非门，故其输出不必再接非门，而是从该输出端接至高位时钟脉 冲端。集成芯片 74LS160，其管脚排列如图所示图 5 74LS160 管脚排列表 2 引脚功能如下表所示：输入输出MRPECETCEPCLKP3P2P1P0Q3Q2Q1Q00XXXXXXXX000010XXD3D2D1D0D3D2D1D01111XXXX计数110XXXXXX保持11X0XXXXX保持（ 2）由集成芯片 74LS160构成十分频器74LS160本身即为同步十进制计数器， 用以构成十分频器直接使

16、用其进位输 出端即可，需要注意的是， 在级联过程中，因为 74LS160计数过程为上升沿有效， 而进位输出时 CO端是由 0变 1，为上升沿，要使计数状态不缺失，需在 CO与下 一级的连接中串入一个非门。如下图所示：图 6 十分频器电路图3） 使用芯片 74LS160构成 6 进制计数器由 74LS160 组成的六分频电路如下图所示电路， 给 CLK以点动单脉冲或频率 较低的连续脉冲， Q端接发光二极管，观察发光二极管的状态。同时进位输出端 接发光二极管，观察并记录现象，看是否为六进制输出。 判断其正确性与可靠性， 经验证该电路动作可靠，输出正确。图 7 6 进制计数器电路图（4）由十分频电路

17、及六分频电路组成一百分频及六十分频电路 一百分频电路如下图所示： 两级十分频电路串联，中间通过 74LS04 的一个非门把进位输出端的时钟信 号送入高位的时钟输入端 CLK, 实现准确的串行进位控制 ,清零控制端并接， 接到复位 /开始控制按钮，实现控制图 8 一百分频电路图 六十分频电路如下图所示：一级十分频电路与一级六分频电路串联， 形成串行进位计数， 其内部级联与图 9 六十分频电路图 总体计数电路图为： 74LS160各引脚功能如下图 11 74LS160 引脚功能表由上图我们可以得到最终的总体计数器各引脚输出波形图为：图 12 74LS160 引脚输出波形图一百进制和六十进制计数器之

18、间、六十进制和一百进制之间的接法如下图13 所示。图 13 总体计数电路图 最终仿真结果为：以及:下面对其他单元电路介绍如下：3显示及译码单元电路译码驱动电路（ 74LS47、74LS48）及七段显示数码管（1）七段显示数码管 实际工作中常采用发光二极管型七段显示数码管来 直观地显示数字。它的数字形式如下图所示：图 14 七段显示数码管数码管的每一段是一个发光二极管，按发光二极管的连接方式可分为共阴极 和共阴极两种。共阴极二极管的公共端接正电源（高电平） ，a、b、c、d、e、f 、g中接低电 平则发光，因此成为低电平有效。共阴极的公共端接地（低电平） ，a、b、c、d、 e、f 、g接高电平

19、则发光，即高电平有效。（2）七段译码驱动电路 在七段译码驱动电路中，对应于不同类型数码管 有不同的驱动芯片，驱动共阴极数码管用共阴极驱动器（如 74LS47），驱动共阴 极数码管用共阴极驱动器（如 74LS48）。驱动电路如下图所示 （其中 74LS48的 345 管脚均接高电平 ）:图 15 七段译码驱动电路在这里我们采用 74LS48D和 RPACK来构成译码部分， 译码器与数码管匹配电 路的仿真图如下图 16 译码电路图4. 控制电路（1） 基本 RS触发器用集成与非门构成基本 RS触发器，属低电平直接触发的触发器，有直接置 位、复位的功能。 它的一路输出作为单稳态触发器的输入， 另一路

20、输出作为与非 门的输入控制信号。按动按钮开关 J1（接地），则门 1输出 =1；门 2输出 Q=0，J1复位后 Q、状 态保持不变。再按动按钮开关 J2，则Q由0变为 1，门5开启，为计数器启动作 好准备。由 1变为 0，送出负脉冲，启动单稳态触发器工作。基本 RS触发器在 电子秒表中的职能是启动和停止秒表的工作 .图 12 RS 触发器电路3）单稳态触发器图 13 单稳态触发器电路用集成与非门构成的微分型单稳态触发器。 单稳态触发器的输入触发负脉冲 信号 Vi 由基本 RS触发器 端提供，输出负脉冲 Vo 通过非门加到计数器的清除端 R。静态时，门 4 应处于截止状态，故电阻 R必须小于们的

21、关门电阻 Roff 。定时元 件 RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时， 可以省去输入微分电路的 Rp和 Cp。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。四、总原理图及元器件清单（1）总体原理图如图 14，其中由于译码电路仿真结果不理想， 故实际仿真 电路没有采用。图 14 总体原理图2) 总体原理说明：在仿真软件上接通电源1. 合上复位电路的开关， 是电路在工作之前先清零。 电子秒表处于复位状态。2. 当第一次按动开关 K，产生第一个单脉冲作为基本 RS触发器的时钟，使三 状态控制电路的输出端 Q1产生高电平，经与非门后，使 0.01 秒脉冲进入计

22、数器计数，并译码、显示出来。3. 当第二次按动开关 K，产生第二个单脉冲使三状态控制电路输出端 Q1输出 低电平 Q2输出高电平，关闭与非门，使计数停止。4. 当需要复位清零时，按动复位电路的开关 K。电路即处于复位状态5. 再按动控制电路开关 K时，电子秒表又进入计数状态。3)元器件清单序 号名称型号参数封装数量备注1R1,R3,R4,R5RPACK VARIABLE 2*7,180AXIAL0.342R7,R8RPACK VARIABLE 2*8,180AXIAL0.323U7,U8,U9,U10 ,U11,U12,U20 ,U21,U2274LS160DDIP1694U15A,U24A74LS00DDIP1415U14A74LS04DDIP1416U25555 TIME RATEDVR517R2AXIAL0.31100K8R6AXIAL0.315.1K9C5RAD0.220.01uF10C6RAD0.21uF4)PCB图五、结论与心得课程设计已经结束，方案和结果都让我们比较满意， 完成了所有的设计要求。 在这次课题设计中， 我进行不断的研究与探索而成的。 实现了电路的最简洁， 使 电路图简单易懂。 但是，在这次设计过程中也遇