哈工大数电大作业任务三模式状态机

1、* *H a r b in In st it u t e o f Te ch no lo g y三模式逻辑控制电路课程名称：数字电子技术基础院系：电气学院班级：姓名：学号：哈尔滨工业大学* *1、设计要求利用 Verilog HDL设计一个逻辑控制电路，用于对某备进行模式切换控制，设备模式共三种，控制方式为：a) 直通模式：高电平为直通有效，接地为直通无效；b) 跳频模式：接地为跳频模式有效，高电平跳频无效；c) 调谐模式：接地为调谐模式有效，高电平调谐无效。设备的同一时刻只有且必须有一个模式有效， 其他两个无效。 为防止同时个模式有效，模式切换之间应有较小的延时，利用按键作为三种模式切换输入

2、（按键最好有消除抖动的措施）2 设计内容2.1设计方案设计一个三状态的状态机，分别对应a、b 、c 三种模式， change作为模式切换变量， din 作为输出控制变量。考虑按键的抖动发生在change变化时，如果不采用按键消抖措施， change键按动时，由于发生电平跳动，输出状态可能会多次变化。为了解决这个问题，可以设计一个采集时钟， 用来检测 change的变化，只要时钟的频率设计的合适，就能在每次 change变化时，只使得状态机只变化一次。* *2.2状态转换图0S01S101100011110S20图 1状态转换图2.3所使用的软件Xilinx ISE 14.42.4源程序modu

3、le three(clk,din,op,change);input clk,din,change;output op;reg1:0 current_state,next_state;reg op;parameter S0=2b00,S1=2b01,S2=2b10;always(posedge clk)* *begincurrent_state=next_state;endalways(current_state or change or din)begincase(current_state)S0:beginif(change)beginnext_state=S1;endelsebeginne

4、xt_state=S0;endbeginif(din)op=1;elseop=0;end* *endS1:beginif(change)beginnext_state=S2;endelsebeginnext_state=S1;endbeginif(din)op=0;elseop=1;endendS2:beginif(change)begin* *next_state=S0;endelsebeginnext_state=S2;endbeginif(din)op=0;elseop=1;endenddefault:beginop=0;next_state=S0;endendcaseendendmod

5、ule* *2.5仿真电路图RTL Viewer仿真电路如图2 所示：Technology Map Viewer仿真电路如图3 所示：* *图 4 Technology Map Viewer 仿真电路图2.6Test Benches 程序module threetest;/ Inputs reg clk; reg din; reg change;* */ Outputs wire op;/ Instantiate the Unit Under Test (UUT) three uut (.clk(clk),.din(din),.op(op),.change(change);initialbeg

6、in#1 clk=0;#1 din=0;#10din=0;change=0;#10din=1;#5change=0;* *#10din=0;#5change=0;#10din=1;#5change=0;#10din=0;#5change=1;#5change=0;#10din=0;#5change=0;#10din=1;#5change=0;* *#10din=0;#5change=0;#10din=1;#5change=0;#10din=0;#5change=1;#5change=0;#10din=0;#5change=0;#10din=1;#5change=0;* *#10din=0;#5

7、change=0;#10din=1;#5change=0;#10din=0;#5change=1;#5change=0;#10din=1;#5change=1;#5change=0;#10din=0;* *#5change=1;#5change=0;#10din=1;#5change=1;#5change=0;#10din=0;#5change=1;#5change=0;#10din=0;#5change=1;#5change=0;* *#10din=1;#5change=1;#5change=0;#10din=1;#4.5change=1;#0.5change=0;#0.5change=1;#0.5change=0;#0.5change=1;#0.5change=0;#0.5change=1;* *#0.5change=0;#0.5change=1;#0.5change=0;#0.5change=1;#0.5change=0;#0.5change=1;$display(Running testbench);endalwaysbegin#5 clk=clk;endendmodule* *2.7仿真波形图图 4仿真波形图图 5仿真波形消抖示例开关状态为 current_ state。从上面两个