第2章8086微处理器

1、黄玉清制作黄玉清制作2021-6-24 第第2 2章章 80X8680X86微处理器与系统结构微处理器与系统结构 主要内容主要内容 2.1 微处理器性能指标微处理器性能指标 2.2 8086微处理器结构微处理器结构 2.3 处理器处理器总线总线时序时序 2.4 8086存储器组织存储器组织 80X86 黄玉清制作黄玉清制作 2021-6-24 本章重点本章重点 8086CPU8086CPU结构，原理结构，原理 80868086时序时序 80868086存储器组织存储器组织 本章难点本章难点 8086CPU8086CPU内部内部结构结构 80868086读写时序读写时序 黄玉清制作黄玉清制作 2

2、021-6-24 2.1 微处理器的性能指标微处理器的性能指标 字长字长指微处理器在存储、处理、交换二进制信息指微处理器在存储、处理、交换二进制信息 时，一次能操作的最大二进制数位。时，一次能操作的最大二进制数位。 数据线宽度：决定微处理器与外部存储器、输入数据线宽度：决定微处理器与外部存储器、输入/ 输出部件之间一次交换的二进制数据位数。如输出部件之间一次交换的二进制数据位数。如8、 16、32、64位。位。8086采用采用16位数据总线。位数据总线。 2.1 性能指标性能指标 黄玉清制作黄玉清制作 2021-6-24 2.1 性能指标性能指标 黄玉清制作黄玉清制作 2021-6-24 运算

3、速度是计算机完成操作的时间指标，也运算速度是计算机完成操作的时间指标，也 是衡量计算机性能的重要指标。是衡量计算机性能的重要指标。 2.1 性能指标性能指标 黄玉清制作黄玉清制作 2021-6-24 2.1 性能指标性能指标 黄玉清制作黄玉清制作 2021-6-24 2.2 Intel 8086微处理器结构（重点）微处理器结构（重点） 黄玉清制作黄玉清制作 2021-6-24 成两部分成两部分: 总线接口部件总线接口部件BIU: 执行部件执行部件EU: ： 取指令和执行指令分开进行，提高了速度。取指令和执行指令分开进行，提高了速度。 2.2 8086 的内部结构的内部结构 黄玉清制作黄玉清制作

4、 2021-6-24 四个专用寄存器四个专用寄存器 SPSP：堆栈指针：堆栈指针 BPBP：基址指针：基址指针： SI: SI: 源变址寄存器源变址寄存器 DI:DI:目的源变址寄存器目的源变址寄存器 通用寄存器通用寄存器 算术逻辑单元算术逻辑单元ALUALU： 主要是加法器。大部分指令主要是加法器。大部分指令 的执行由加法器完成。的执行由加法器完成。 标志寄存器：标志寄存器： 16位字利用了9位。 黄玉清制作黄玉清制作 2021-6-24 2020位地址加法器位地址加法器 四个段寄存器：四个段寄存器：CSCS、DSDS、SSSS、ESES CSCS管理代码段管理代码段;DS;DS管理数据段管

5、理数据段 SSSS管理堆栈段管理堆栈段;ES;ES管理附加段管理附加段. . 1616位的指令指针寄存器位的指令指针寄存器IPIP： IPIP中的内容是下一条指令中的内容是下一条指令 对现行代码段基地址的偏移量，对现行代码段基地址的偏移量， 6 6字节的指令队列字节的指令队列 总线接口部件总线接口部件BIUBIU从内存从内存 取指令取指令, ,取来的总是放在取来的总是放在 指令队列中指令队列中; ;执行部件执行部件EUEU 从指令队列取指令从指令队列取指令, ,并执行。并执行。 黄玉清制作黄玉清制作 2021-6-24 2.1.1 8086CPU2.1.1 8086CPU结构特点结构特点 1.

6、流水线流水线 传统计算机：取指令传统计算机：取指令-执行指令，串行方式执行指令，串行方式 8086特点：指令预取与执行指令重叠并行进特点：指令预取与执行指令重叠并行进 行称为流水线机制。行称为流水线机制。 2.存储器分段寻址存储器分段寻址 16位寄存器，地址为位寄存器，地址为20位，如何处理？位，如何处理？ 分段寻址：分段寻址：216=64K 用段寄存器，定位位置用段寄存器，定位位置=64K 3.I/O空间寻址空间寻址 8086采用独立寻址方式解决采用独立寻址方式解决I/O寻址。寻址。 使用使用16位地址，可寻址位地址，可寻址64K 黄玉清制作黄玉清制作 2021-6-24 段寄存器段寄存器

7、2.1.2 8086CPU总线接口单元总线接口单元BIU 黄玉清制作黄玉清制作 2021-6-24 20位地址产生器位地址产生器 u逻辑地址逻辑地址: : u物理地址物理地址: : 物理地址物理地址。 图图2.3 20位物理地址的产生位物理地址的产生 2.1.2 8086CPU总线接口单元总线接口单元BIU 黄玉清制作黄玉清制作 2021-6-24 16位的指令指针寄存器位的指令指针寄存器IP： 20位地址加法器位地址加法器 【例【例2.1】 2.1.2 8086CPU总线接口单元总线接口单元BIU 黄玉清制作黄玉清制作 2021-6-24 6字节的指令队列字节的指令队列 2.1.2 8086

8、CPU总线接口单元总线接口单元BIU 黄玉清制作黄玉清制作 2021-6-24 PA =（段首地址（段首地址 16） 偏移地址偏移地址 或或 PA =（段首地址（段首地址 左移左移4位）位） 偏移地址偏移地址 例例1：CS=1000H，IP=501AH 1 0 0 0 0 + 5 0 1 A 1 5 0 1 A 1501AH单元的内容为单元的内容为20H 20H 12H 1501AH 2.1.2 8086CPU总线接口单元总线接口单元BIU 黄玉清制作黄玉清制作 2021-6-24 例例2 、CS=2000H,一个段最大寻址空间可达多少一个段最大寻址空间可达多少? CS左移四位：左移四位：20

9、000 0H IP的内容：的内容：0 0 0 0 FFFF H 2 0 0 0 0 2 0 0 0 0 + 0 0 0 0 + F F F F 2 0 0 0 0 2 F F F F 物理地址：物理地址：2 0 0 0 0 H2 F F F F H 64K 思考题：思考题： 存储器的逻辑地址由哪几部分组成？存储器的物理存储器的逻辑地址由哪几部分组成？存储器的物理 地址是怎样形成的？地址是怎样形成的？ 2.1.2 8086CPU总线接口单元总线接口单元BIU 黄玉清制作黄玉清制作 2021-6-24 16位通用寄存器组位通用寄存器组 AX、BX、CX、DX，每个，每个16位寄存器可作位寄存器可作

10、8 位寄存器。位寄存器。 16位位 8位位 8位位 AX AH AL BX BH BL CX CH CL DX DH DL 2.1.3 8086CPU执行单元执行单元EU 黄玉清制作黄玉清制作 2021-6-24 四个专用寄存器四个专用寄存器 二个指针寄存器二个指针寄存器 SP：堆栈指针，其内容与堆栈段寄存器：堆栈指针，其内容与堆栈段寄存器SS的内容相的内容相 加，提供堆栈操作地址。加，提供堆栈操作地址。 BP：基址指针：构成段内偏移地址的一部分：基址指针：构成段内偏移地址的一部分. 二个变址寄存器二个变址寄存器: SI:（Source Index）：）：SI含有源地址意思含有源地址意思,产生

11、有效地产生有效地 址或实际地址的偏移量。址或实际地址的偏移量。 DI:（Destination Index）：）：DI含有目的意思含有目的意思, 产生有产生有 效地址或实际地址的偏移量。效地址或实际地址的偏移量。 算术逻辑单元算术逻辑单元ALU： 主要是加法器。大部分指令的执行由加法器完成。主要是加法器。大部分指令的执行由加法器完成。 2.1.3 8086CPU执行单元执行单元EU 黄玉清制作黄玉清制作 2021-6-24 标志寄存器：标志寄存器：16位字利用了位字利用了9位。位。 标志分两类： 状态标志（状态标志（6位）：反映刚刚完成的操作结果情况。位）：反映刚刚完成的操作结果情况。 控制标

12、志（控制标志（3位）：在某些指令操作中起控制作用。位）：在某些指令操作中起控制作用。 OFDF IF TFZFAFSFPFCF 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 2.1.3 8086CPU执行单元执行单元EU 黄玉清制作黄玉清制作 2021-6-24 状态标志位状态标志位 进位标志进位标志CF: 运算结果有进位运算结果有进位,CF=1,否则否则CF=0; 奇偶校验标志奇偶校验标志PF:操作结果中，操作结果中，1的个数为偶数，则的个数为偶数，则P1 辅助进位标志辅助进位标志AF: 零标志零标志ZF: 结果为零结果为零,ZF=1;否则否则CF=0; 符号标

13、志符号标志SF: 与运算结果的最高位相同与运算结果的最高位相同; 溢出标志溢出标志OF: 控制标志位控制标志位 跟踪标志跟踪标志TF: CPU按跟踪方式执行指令按跟踪方式执行指令; 中断允许标志中断允许标志IF: IF=1,允许可屏蔽中断允许可屏蔽中断; 方向标志方向标志DF: 2.1.3 8086CPU执行单元执行单元EU 黄玉清制作黄玉清制作 2021-6-24 例例3：将两数相加，即：将两数相加，即08HFCH, 标志标志CF、PF、AF、ZF、SF、OF各为何值各为何值? CF=1, PF=0, AF=1 ，ZF=0, SF=0, OF=0 为有符号数为有符号数：8(4)=4，没有溢出

14、，没有溢出，OF0 为无符号数为无符号数：8252=258255，溢出，溢出，CF1 0000 1000（8） 1111 1100（252） 0000 01001 2.1.3 8086CPU执行单元执行单元EU 黄玉清制作黄玉清制作 2021-6-24 课堂提问：课堂提问： 【1.1】8086由哪两部分组成？作用是什么？由哪两部分组成？作用是什么？ 【1.3】8086的执行部件有什么功能的执行部件有什么功能?由那几部分由那几部分 组成组成? 【1.4】8086/8088内部有哪些通用寄存器？内部有哪些通用寄存器？ 2.1.3 8086CPU执行单元执行单元EU 黄玉清制作黄玉清制作 2021-

15、6-24 1、当、当8086的指令队列有两个空字节，的指令队列有两个空字节，BIU自动取指令到指令自动取指令到指令 队列中；队列中； 2、执行部件、执行部件EU准备执行一条指令时，它从准备执行一条指令时，它从BIU的指令队列取的指令队列取 指令，然后执行；指令，然后执行； 3、指令队列已满，、指令队列已满，BIU与与EU又无总线请求时又无总线请求时,总线接口部件进总线接口部件进 入空闲状态。入空闲状态。 4、执行转移指令、调用指令、返回指令时执行转移指令、调用指令、返回指令时，BIU自动清除指自动清除指 令队令队 列，然后从新地址取指令，并立即送给列，然后从新地址取指令，并立即送给EU，然后再

16、从，然后再从 新单元开始，从新填满队列机构。新单元开始，从新填满队列机构。 8086CPU的特点：的特点：BIU与与EU是分开的，取指令与执行指令可是分开的，取指令与执行指令可 以重叠。提高执行速度。以重叠。提高执行速度。 2.1.4 8086CPU 黄玉清制作黄玉清制作 2021-6-24 课堂提问：课堂提问： 【1.71.7】8086/80888086/8088和传统的计算机相比在执行指令方和传统的计算机相比在执行指令方 面有什么不同面有什么不同? ?这样的设计思想有什么优点这样的设计思想有什么优点? ? 80868086执行转移指令时，指令队列怎样变化？执行转移指令时，指令队列怎样变化？

17、 2. 1 8086CPU内部结构内部结构 黄玉清制作黄玉清制作 2021-6-24 学习外部特性学习外部特性,首先了解其引脚信号，关注以首先了解其引脚信号，关注以 下几个方面：下几个方面： 引脚的功能引脚的功能 信号的流向信号的流向 有效电平有效电平 三态能力三态能力 输出正常的低电平、高 电平外，还可以输出高 阻的第三态 信号从芯片向外输出， 还是从外部输入芯片， 或者是双向的 黄玉清制作黄玉清制作 2021-6-24 黄玉清制作黄玉清制作 2021-6-24 2020条地址线：寻址条地址线：寻址1MB1MB空间。空间。 1616条数据线，运算器条数据线，运算器1616位。位。 思考题：填

18、空：思考题：填空： 8086CPU8086CPU的地址线（的地址线（ ）条，数据线有（）条，数据线有（ ）条，其最）条，其最 大物理寻址空间为（大物理寻址空间为（ ）。）。 2.1 8086CPU执行部件执行部件EU 黄玉清制作黄玉清制作 2021-6-24 地址地址/数据线数据线 地址地址/状态线状态线 非屏蔽中断非屏蔽中断 可屏蔽中断请求可屏蔽中断请求 最小最大模式控制最小最大模式控制 MN/MX=1,最小模式最小模式 MN/MX=0,最大模式最大模式 读信号读信号 总线保持请求信号总线保持请求信号 总线保持响应信号总线保持响应信号 写信号写信号 存储器存储器/IO控制信号控制信号 M/I

19、O=1,选中存储器选中存储器 M/IO=0,选中选中IO接口接口 数据发送数据发送/接收信号接收信号 DT/R=1,发送发送 DT/R=0,接收接收 数据允许信号数据允许信号 地址允许信号地址允许信号 中断响应信号中断响应信号 测试信号测试信号:执行执行WAIT指令，指令， CPU处于空转等待处于空转等待; TEST有效时有效时,结束等待状态。结束等待状态。 准备好信号准备好信号:表示内存表示内存 或或I/O设备准备好，设备准备好， 可以进行数据传输。可以进行数据传输。 复位信号复位信号 黄玉清制作黄玉清制作 2021-6-24 MN/MX接接+5V MN/MX接地。接地。 需要总线控制器来变

20、换和组合控制信号。需要总线控制器来变换和组合控制信号。 黄玉清制作黄玉清制作 2021-6-24 数值运算协处理器数值运算协处理器8087：由硬件实现高精度由硬件实现高精度 整数浮点段运算。整数浮点段运算。 输入输出协处理器输入输出协处理器8089：相当两个相当两个DMA通道通道 的处理器。的处理器。 增加协处理器，不再占用增加协处理器，不再占用8086时间，大大时间，大大 提高系统的运算速度效率提高系统的运算速度效率。 黄玉清制作黄玉清制作 2021-6-24 ：最小：最小/最大模式控制（输入，最大模式控制（输入，33脚）脚） 接接+5V，最小模式，最小模式；接地，最大模式接地，最大模式。

21、AD15-AD0（第（第2-16，39脚）脚） 地址地址/数据线数据线：分时复用，双向，三态。：分时复用，双向，三态。 T1状态：状态：AD15AD0为地址信号；为地址信号； T3、TW、T4状态：数据信号状态：数据信号. MN/MX 如何实现数据与地址如何实现数据与地址 的分时复用？的分时复用？ 黄玉清制作黄玉清制作 2021-6-24 A19/S6A16/S3（35-38脚）脚） 地址地址/状态信号状态信号，输出，三态输出，三态 T1状态：状态：A19A16为地址的高四位，为地址的高四位，T2、T3、TW、 T4状态，为状态信号。状态，为状态信号。 状态信号状态信号S6S3 S6=0，80

22、86CPU连在总线上连在总线上 S5：中断允许标志设置：中断允许标志设置 S5=0，允许可屏蔽中断请求，允许可屏蔽中断请求 S5=1，禁止可屏蔽中断请求，禁止可屏蔽中断请求 S4, S3：段寄存器使用状态段寄存器使用状态 S4S3 00使用使用ES 01使用使用SS 10使用使用CS 11使用使用DS 若设置若设置 IF=1 黄玉清制作黄玉清制作 2021-6-24 ALE（25脚）：脚）： 地址锁存允许信号地址锁存允许信号，输出、三态、高电平有效。，输出、三态、高电平有效。 ALE引脚有效时，表示复用引脚：引脚有效时，表示复用引脚：AD7 AD0和和 A19/S6 A16/S3正在传送地址信

23、息正在传送地址信息 由于地址信息在这些复用引脚上出现的时间很短暂，由于地址信息在这些复用引脚上出现的时间很短暂， 可以利用可以利用ALE引脚将地址锁存起来引脚将地址锁存起来 M/IO（8086CPU,28脚）脚）： I/O或存储器访问或存储器访问，输出、三态，输出、三态 该引脚输出高电平时，该引脚输出高电平时，M/IO=1，对存储器访问；，对存储器访问； 该引脚输出低电平时，该引脚输出低电平时，M/IO=0，对，对I/O口访问。口访问。 执行执行MOV AL,1000H 执行执行IN AL,20H 引脚信号输出？引脚信号输出？ 黄玉清制作黄玉清制作 2021-6-24 WR(29脚脚)： 写控

24、制写控制，输出，三态，输出，三态 WR=0有效，有效，CPU正在对内存或正在对内存或I/O设备进行写操作。设备进行写操作。 RD（ 32脚）：脚）： 读控制读控制，输出、三态、低电平有效，输出、三态、低电平有效 有效时，表示有效时，表示CPU正在从存储器或正在从存储器或I/O端口读入数据端口读入数据 执行执行MOV AL,1000H 执行执行IN 1000H,AL 引脚信号输出？引脚信号输出？ 黄玉清制作黄玉清制作 2021-6-24 READY （22脚）：脚）： 存储器或存储器或I/O口就绪口就绪，输入、高电平有效，输入、高电平有效 总线操作周期中，总线操作周期中，CPU会测试该引脚会测试

25、该引脚 如果测到如果测到高有效高有效，CPU直接进入下一步直接进入下一步 如果测到无效，如果测到无效，CPU将插入等待周期将插入等待周期 等待周期中仍然要监测等待周期中仍然要监测READY信号，确定是否继续插信号，确定是否继续插 入等待周期入等待周期 NMI（Non-Maskable Interrupt） （17脚）脚） 不可屏蔽中断请求不可屏蔽中断请求，输入、上升沿有效，输入、上升沿有效 有效表示外界向有效表示外界向CPU申请不可屏蔽中断申请不可屏蔽中断 该中断请求不能被该中断请求不能被CPU屏蔽，所以优先级别高于屏蔽，所以优先级别高于INTR （可屏蔽中断）（可屏蔽中断） 黄玉清制作黄玉清

26、制作 2021-6-24 DEN（26脚）：脚）： 数据允许信号数据允许信号，输出，三态，低电平有效。，输出，三态，低电平有效。 有效时，表示当前数据总线上正在传送数据，可利用他有效时，表示当前数据总线上正在传送数据，可利用他 来控制对数据总线的驱动来控制对数据总线的驱动 DT/ R（27脚）：脚）： 数据发送数据发送/接收接收，输出、三态，输出、三态 该信号表明当前总线上数据的流向该信号表明当前总线上数据的流向 DT/R=0，低电平时数据输入，低电平时数据输入CPU（接收）（接收） DT/R=1,高电平时数据自高电平时数据自CPU输出（发送）输出（发送） 执行MOV AL,1000H 执行I

27、N 1000H,AL 引脚信号输出？ 2626与与2727脚与哪种芯片脚与哪种芯片 连接，连接，如何连接如何连接？ 黄玉清制作黄玉清制作 2021-6-24 INTA（Interrupt Acknowledge） （24脚）脚） 可屏蔽中断响应可屏蔽中断响应，输出、低电平有效，输出、低电平有效 有效时，表示来自有效时，表示来自INTR引脚的中断请求已被引脚的中断请求已被CPU响响 应，应，CPU进入中断响应周期进入中断响应周期 INTR（Interrupt Request） （18脚）脚） 可屏蔽中断请求可屏蔽中断请求，输入、高电平有效，输入、高电平有效 有效时，表示请求设备向有效时，表示请求

28、设备向CPU申请可屏蔽中断申请可屏蔽中断 该中断请求是否响应受控于该中断请求是否响应受控于IF（中断允许标志）、可（中断允许标志）、可 以被屏蔽掉以被屏蔽掉 黄玉清制作黄玉清制作 2021-6-24 8086的的第第34脚脚为为BHE/S7 BHE用来区分是传送字节、还是字用来区分是传送字节、还是字 BHE和和A0区分数据格式：区分数据格式： BHE A0 操作操作 数据引脚数据引脚 0 0 从偶地址写一个字从偶地址写一个字 AD15AD0 1 0 从偶地址读从偶地址读/写一个字节写一个字节 A D7AD0 0 1 从奇地址读从奇地址读/写一个字节写一个字节 AD15AD8 0 1 从奇地址读

29、从奇地址读/写一个字写一个字 AD15AD8 1 0 AD7AD0 执行执行MOV AL,1000H 引脚引脚A0=?,BHE=? 黄玉清制作黄玉清制作 2021-6-24 MN/MX（33引脚）引线接地时，处于最大模式。引脚）引线接地时，处于最大模式。 QS1、QS2（25、24引脚）：队列状态信号。引脚）：队列状态信号。 0 0 无无 操作操作 0 1 取走指令队列第一个字节取走指令队列第一个字节 1 0 队列空队列空 1 1 取走指令队列后续字节代码取走指令队列后续字节代码 黄玉清制作黄玉清制作 2021-6-24 S2、 S1、 S0 ：输出（：输出（28、27、26引脚）引脚） S2

30、S1S0总线周期总线周期控制信号控制信号 000中断响应中断响应INTA 001读读I/O口口IORC 010写写I/O口口IOWC 011暂停暂停无无 100取指令取指令MRDC 101读存储器读存储器MRDC 110写存储器写存储器MWTC 111无源状态无源状态无无 黄玉清制作黄玉清制作 2021-6-24 课堂提问课堂提问 【例【例1.8】 8086在形成三总线时，为什么要对在形成三总线时，为什么要对 地址进行锁存？用什么信号锁存？地址进行锁存？用什么信号锁存？ 黄玉清制作黄玉清制作 2021-6-24 “ “引脚引脚”小结小结 CPU引脚是系统总线的基本信号引脚是系统总线的基本信号

31、可以可以分成三类信号分成三类信号： 16位数据线：位数据线：D0D15 20位地址线：位地址线：A0A19 控制线：控制线： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND 黄玉清制作黄玉清制作 2021-6-24 地址地址/数据复用特性数据复用特性 时间分隔技术时间分隔技术 地址锁存技术地址锁存技术 控制总线分类特性控制总线分类特性 最小模式：控制总线由最小模式：控制总线由8086CPU本身产生本身产生 最大模式：由最大模式：由8086CPU的的S1,S2,S3引脚经总线控制器引脚经总线控制器 8288组合

32、，控制总线由组合，控制总线由8288芯片提供芯片提供 黄玉清制作黄玉清制作 2021-6-24 8086有有16位数据线，与地址线位数据线，与地址线A0-A15兼用；兼用；20 位地址线位地址线,寻址空间达到寻址空间达到1MB；8088有有8位数据线，位数据线， 与地址线与地址线A0-A7兼用；兼用； 8086与与8088CPU引脚引脚28信号相反信号相反M/IO,IO/M) 8086指令队列：指令队列：6个字节；个字节；8088指令队列：指令队列：4个个 字节字节 引脚引脚34信号，功能与信号，功能与8086稍有不同。稍有不同。 黄玉清制作黄玉清制作 2021-6-24 DT/R l 需要哪

33、些芯片构成最小模式系统？这些芯片与 CPU的主要连接关系是怎样的？ l 8086引脚ALE、 的特性分别是什么？ 黄玉清制作黄玉清制作 2021-6-24 最小模式：系统中只有系统中只有8086一个微处理器，所有一个微处理器，所有 的总线控制信号均为的总线控制信号均为8086产生，系统中的总线控产生，系统中的总线控 制逻辑电路，减少到最少。制逻辑电路，减少到最少。 最大模式：用于大型（中型）用于大型（中型）8086/8088系统中。系统中。 系统总是包含有两个或多个微处理器，其中一个主系统总是包含有两个或多个微处理器，其中一个主 处理器就是处理器就是8086或或8088，其它的处理器称协处理，

34、其它的处理器称协处理 器，协助主处理器工作。器，协助主处理器工作。 黄玉清制作黄玉清制作 2021-6-24 三态门的作用：功率放大、三态门的作用：功率放大、 导通开关导通开关 单向单向三态缓冲器三态缓冲器 E A B 0 0/1 高阻状态高阻状态 1 0/1 0/1 E A B 单向三态缓冲器单向三态缓冲器74LS244 黄玉清制作黄玉清制作 2021-6-24 OEOE0 0，导通，导通 T T1 AB1 AB T T0 AB0 AB OEOE1 1，不导通，不导通 双向三态缓冲器双向三态缓冲器 双向三态门具有双向双向三态门具有双向 导通和三态的特性导通和三态的特性 黄玉清制作黄玉清制作

35、2021-6-24 黄玉清制作黄玉清制作 2021-6-24 T=1，发送，发送，AB T=0，接收，接收，AB OE=0，允许接受或发送，允许接受或发送 OE=1，A, B均为高阻状态均为高阻状态 黄玉清制作黄玉清制作 2021-6-24 STB:选通信号选通信号，有效时，输出等于输入有效时，输出等于输入DO=DI OE:输出允许输出允许，有效时，输出有效；无效时，有效时，输出有效；无效时，输出呈高阻输出呈高阻 黄玉清制作黄玉清制作 2021-6-24 80868086芯片组芯片组 地址锁存器地址锁存器8282 数据收发器数据收发器8286 总线控制器总线控制器8288 现代微机的芯片组你了

36、解吗？现代微机的芯片组你了解吗？ 黄玉清制作黄玉清制作 2021-6-24 总线的形成：总线的形成： 1、MN/MX接接+5V； 2、一片、一片8284,作为时钟发生器作为时钟发生器; 3、三片、三片8282或或74LS373,作地址锁存器作地址锁存器; 4、二片、二片8286/8287,作总线驱动器作总线驱动器; 系统结构系统结构 黄玉清制作黄玉清制作 2021-6-24 最小模式下的系统是如何形成总线的？最小模式下的系统是如何形成总线的？ 控制总线控制总线:8088CPU直接产生的。直接产生的。 若若8088CPU驱动能力不够，可以加上驱动能力不够，可以加上 74LS244进行驱动。进行驱

37、动。 地址总线：锁存器地址总线：锁存器8282锁存地址锁存地址 数据总线：数据收发器数据总线：数据收发器8286控制数据收发控制数据收发 黄玉清制作黄玉清制作 2021-6-24 8282锁存器与8086的连接 黄玉清制作黄玉清制作 2021-6-24 T=1,发送发送;T=0,接收接收 数据收发器数据收发器 8286与与8088的连接的连接 黄玉清制作黄玉清制作 2021-6-24 黄玉清制作黄玉清制作 2021-6-24 黄玉清制作黄玉清制作 2021-6-24 地地 5V 读写控读写控 制制 读写读写 控制控制 读写读写 控制控制 CS RAM 8284 时钟时钟 发生器发生器 /RES

38、 RDY CB D15 D0 DB CS ROM CS I/O 接口接口 AB A0 A19 STB OE 8282 锁存器锁存器 8086CPU MN/MX INTA RD CLK WR READY M/IO RESET ALE BHE A19-A16 AD15-AD0 DEN DT/R T OE 8286 收发器收发器 D15D0 黄玉清制作黄玉清制作 2021-6-24 提问：提问： 【2.16】8086/8088 有两种工作方式，它们是通有两种工作方式，它们是通 过什么方法来实现？在最小方式下其控制信号过什么方法来实现？在最小方式下其控制信号 怎样产生？怎样产生？ 【2.20】8086

39、CPU的的ALE信号在与地址锁存器连信号在与地址锁存器连 接的作用？接的作用？ 黄玉清制作黄玉清制作 2021-6-24 8086：20条地址线，直接访问条地址线，直接访问1MB的存的存 储空间。储空间。 物理地址为：物理地址为：00000HFFFFFH。 黄玉清制作黄玉清制作 2021-6-24 1MB空间分为两个空间分为两个512KB的存储体：的存储体： 偶地址存储体：连接偶地址存储体：连接D7D0，A0=0 时选通；时选通； 奇地址存储体：连接奇地址存储体：连接D15D8，BHE=0时选通。时选通。 8086可以传送一个字节，也可以传送二个字节。可以传送一个字节，也可以传送二个字节。 由

40、由BHE与与 A0确定确定奇偶存储体的选通奇偶存储体的选通 BHE A0 0 0 D15D0 ， 传送一个字传送一个字 0 1 D15D8， 传送一个字节传送一个字节 1 0 D7D0 ， 传送一个字节传送一个字节 1 1 无操作无操作 黄玉清制作黄玉清制作 2021-6-24 8086奇偶库（存储器）与总线的连接 SEL A19A1 高8位 512KB8 D7D0 SEL A19A1 低8位 512 KB 8 D7D0 A19A1 A0 BHE D15D8 D7D0 黄玉清制作黄玉清制作 2021-6-24 2.4 8086CPU2.4 8086CPU的时序的时序 2.4.1 8086CPU

41、的时序概念的时序概念 2.4.2 总线操作总线操作 存储器读周期存储器读周期、存储器写周期存储器写周期 I/O读周期、读周期、I/O写周期写周期 空转周期空转周期 中断响应周期中断响应周期 2.4.3 系统复位与启动系统复位与启动 黄玉清制作黄玉清制作 2021-6-24 执行一条指令的时间执行一条指令的时间 CPU从存储器或从存储器或I/O端口读写一个字节端口读写一个字节 （字）的时间。（字）的时间。 CPU的基本时间单位。的基本时间单位。 一个基本时钟周期又称一个基本时钟周期又称T状态。状态。 黄玉清制作黄玉清制作 2021-6-24 4个个T状态状态 A19A0上是地址信息，出现上是地址

42、信息，出现ALE信号后，将信号后，将 地址锁存到地址锁存器（地址锁存到地址锁存器（8282）。）。 地址信息地址信息，A19-A16从地址信息变为状态从地址信息变为状态 信息信息S6-S3。 T3状态状态：AD0AD15上出现数据。上出现数据。 T4状态状态，CPU采样数据，结束一个总线周期采样数据，结束一个总线周期 由四个时钟周期构成由四个时钟周期构成, 分别称为分别称为 T1、T2、T3、T4 等待周期等待周期 Tw, 插入插入 T3、T4 之间，数量不限之间，数量不限, 由控制线由控制线 READY = L 控制控制 空闲周期空闲周期 Ti, 插入插入 T4 之后，数量不限之后，数量不限

43、, 由控制线由控制线 /TEST = H 控控 制制 黄玉清制作黄玉清制作 2021-6-24 黄玉清制作黄玉清制作 2021-6-24 T3状态：AD0AD15上出现数据。 TW状态：若存储器式外设的工作速度较慢， 不能满足基本时序要求，使用一个产生READY 的电路，以使在T3状态之后，插入一个等待周 期TW。 T4状态：结束一个总线周期。 黄玉清制作黄玉清制作 2021-6-24 课堂提问课堂提问: : 总线周期的含义是什么总线周期的含义是什么?8086/8088的基本总线的基本总线 周期由几个时钟组成周期由几个时钟组成? 如果一个如果一个CPU的时钟频率为的时钟频率为24MHz,那么那

44、么,它的一它的一 个时钟周期为多少个时钟周期为多少?一个基本总线周期为多少一个基本总线周期为多少?如如 主频为主频为15MHz呢呢? 黄玉清制作黄玉清制作 2021-6-24 总线操作是指总线操作是指CPU通过总线通过总线对外的各种操作对外的各种操作 8088的总线操作主要有：的总线操作主要有： 存储器读、存储器写操作存储器读、存储器写操作 I/O读操作、读操作、I/O写操作写操作 中断响应操作中断响应操作 总线请求及响应操作总线请求及响应操作 空闲状态空闲状态Ti 复位复位 黄玉清制作黄玉清制作 2021-6-24 总线操作中实现时序同步是关键总线操作中实现时序同步是关键 CPU总线周期采用

45、总线周期采用同步时序同步时序 各部件都以各部件都以系统时钟系统时钟信号为基准信号为基准 当相互不能配合时，快速部件（当相互不能配合时，快速部件（CPU）插入）插入 等待状态等待慢速部件（等待状态等待慢速部件（I/O和存储器）和存储器） CPU与外设接口常采用与外设接口常采用异步时序异步时序 它们通过它们通过应答联络信号应答联络信号实现同步操作实现同步操作 黄玉清制作黄玉清制作 2021-6-24 例：例：MOV AL,1000H ;M/IO=1 T1状态状态：A19A0上是地址信息，出现上是地址信息，出现ALE信号后，将地址信号后，将地址 锁存到地址锁存器（锁存到地址锁存器（8282）。）。

46、T2状态状态：地址信息消失，：地址信息消失，A19-A16从地址信息变为状态信息从地址信息变为状态信息 S6-S3。数据允许信号。数据允许信号DEN在在T2状态有效。状态有效。 T3状态状态：AD0AD15上出现数据。上出现数据。 RD信号有效信号有效 TW状态状态：若存储器或外设的工作：若存储器或外设的工作速度较慢速度较慢，不能满足基本，不能满足基本 时序要求，使用一个产生时序要求，使用一个产生READY的电路，以使在的电路，以使在T3状态之状态之 后，插入一个后，插入一个等待周期等待周期TW。 T4状态状态，CPU采样数据，结束一个总线周期。采样数据，结束一个总线周期。 一、最小模式下的存贮器读周期一、最小模式下的存贮器读周期 黄玉清制作黄玉清制作 2021-6-24 黄玉清制作黄玉清制作 2021-6-24 二、存储器写周期时序二、存储器写周期时序 例：例：MOV 1000H, AL ;M/IO=1 T1状态状态