第4章 场效应管放大电路

1、2021年6月24日星期四第四章1 4场效应管放大电路场效应管放大电路 引言引言 2021年6月24日星期四第四章2 v场效应管场效应管(FET)的特点：的特点： 体积小、重量轻、耗电省、寿命长；输入阻体积小、重量轻、耗电省、寿命长；输入阻 抗高、噪声低、热稳性好、抗辐射能力强、抗高、噪声低、热稳性好、抗辐射能力强、 制造工艺简单。制造工艺简单。 v主要用途：大规模和超大规模集成电路。主要用途：大规模和超大规模集成电路。 v分类：结型场效应管分类：结型场效应管(JFET)、金属、金属-氧化氧化 物物-半导体场效应管半导体场效应管 2021年6月24日星期四第四章3 v特点：只有一种载流子参与导

2、电特点：只有一种载流子参与导电(电子或空电子或空 穴穴)。 v本节要掌握的主要内容：本节要掌握的主要内容： v了解了解FET的结构、基本工作原理、特性曲线、的结构、基本工作原理、特性曲线、 主要参数、基本放大原理。主要参数、基本放大原理。 2021年6月24日星期四第四章4 4.1JFET v 4.1.1JFET的结构和工作原理的结构和工作原理 v 1.结构结构 v N沟道沟道JFET的结构示意图如的结构示意图如图图4.1.1(a)所所 示。图示。图(b)为其电路符号，为其电路符号，图图(c)为实际的为实际的N沟沟 道道JFET的结构剖面图。的结构剖面图。 v P沟道沟道JFET的结构示意图如

3、的结构示意图如图图4.1.2所示。所示。 2021年6月24日星期四第四章5 2021年6月24日星期四第四章6 2021年6月24日星期四第四章7 2021年6月24日星期四第四章8 2.工作原理工作原理 v以以N沟道沟道JFET为例，分析为例，分析JFET的工作原理。的工作原理。 vN沟道沟道JFET 工作时，工作时，vGS0,使使N沟道中的多数载流子沟道中的多数载流子(电子电子) 在电场的作用下，由源极向漏极运动，形成在电场的作用下，由源极向漏极运动，形成 iD， iD 的大小受的大小受vGS的控制。的控制。 2021年6月24日星期四第四章9 v因此，讨论因此，讨论JFET的工作原理就

4、是讨论的工作原理就是讨论vGS对对iD 的控制作用和的控制作用和vDS对对iD的影响。的影响。 v(1) vGS对对iD的控制作用的控制作用 v 如图如图4.1.3所示。所示。 va. vDS0，导电沟道不变，如导电沟道不变，如图图4.1.3a 。 v b.当当vGS由零向负值增大时，在反偏电压由零向负值增大时，在反偏电压 vGS作用下，两个作用下，两个PN结的耗尽层结的耗尽层(即耗尽区即耗尽区)将将 加宽，使导电沟道变窄，沟道电阻增大，如加宽，使导电沟道变窄，沟道电阻增大，如 图图4.1.3b。 转转11 2021年6月24日星期四第四章10 2021年6月24日星期四第四章11 v c.

5、当当vGS的绝对值进一步增大到某一定值的绝对值进一步增大到某一定值 时，两侧耗尽层将在中间合拢，沟道全部时，两侧耗尽层将在中间合拢，沟道全部 被夹断，如被夹断，如图图4.1.3c所示。所示。 v此时漏源极间的电阻将趋于无穷大，相应的此时漏源极间的电阻将趋于无穷大，相应的 栅源电压称为夹断电压栅源电压称为夹断电压VP（也有的用（也有的用vGS（ （off） 表示的）。表示的）。 P V 转转13 2021年6月24日星期四第四章12 2021年6月24日星期四第四章13 v上述分析表明：改变上述分析表明：改变vGS的大小，可的大小，可 以有效的控制沟道电阻以有效的控制沟道电阻(宽度宽度)的大小。

6、的大小。 如果在漏源之间加上固定正向电压如果在漏源之间加上固定正向电压 vDS，即可控制由漏极流向源极的电，即可控制由漏极流向源极的电 流流iD的大小。的大小。 2021年6月24日星期四第四章14 v(2)vDS对对iD的的影响影响 v如图如图4.1.4所示。所示。 va.当当vDS =0时，沟道如图时，沟道如图4.1.4a所示，并有所示，并有 iD =0，这是容易理解的。，这是容易理解的。 vb.但随着但随着vDS 逐渐增加，由于逐渐增加，由于沟道沟道自漏到自漏到 源存在着源存在着电位梯度电位梯度，耗尽层也愈向，耗尽层也愈向N型半导型半导 体中心扩展，使靠近漏极处的导电沟道比靠体中心扩展，

7、使靠近漏极处的导电沟道比靠 近源极要窄，导电沟道呈楔形，如图近源极要窄，导电沟道呈楔形，如图4.1.4b 所示。所示。 转转17 2021年6月24日星期四第四章15 2021年6月24日星期四第四章16 转转20 转转21 2021年6月24日星期四第四章17 v另外，增加另外，增加vDS，虽然产生了阻碍漏极电流，虽然产生了阻碍漏极电流iD 提高的因素。但在提高的因素。但在vDS较小时，导电沟道靠近较小时，导电沟道靠近 漏端区域仍较宽，这时阻碍的因素是次要的，漏端区域仍较宽，这时阻碍的因素是次要的， 故故iD随随vDS 升高几乎成正比地增大，构成如升高几乎成正比地增大，构成如 图图4.1.5

8、a所示曲线所示曲线(图图4.1.5为为FET的输出特性，的输出特性， 其定义见其定义见4.1.2节节)的上升段。的上升段。 转转19 2021年6月24日星期四第四章18 转转19 2021年6月24日星期四第四章19 vc.当当vDS继续增加，使漏栅间的电位差加大，继续增加，使漏栅间的电位差加大， 靠近漏端电位差最大，耗尽层也最宽。当两靠近漏端电位差最大，耗尽层也最宽。当两 耗尽层在耗尽层在A点相遇时点相遇时(图图4.1.4c)，称为预夹断，称为预夹断， 此时，此时， A点耗尽层两边的电位差用夹断电压点耗尽层两边的电位差用夹断电压 VP来描述。由于来描述。由于vGS=0，故有，故有vGD v

9、DS VP。 v当当vGS 0时，在预夹断点时，在预夹断点A处处VP与与vGS、 vDS 之间有如下关系：之间有如下关系： vGD = vGS - vDS VP (4.l.1) 2021年6月24日星期四第四章20 v图图4.1.4c所示的情况，对应于图所示的情况，对应于图4.1.5a中中iD达达 到了饱和漏极电流到了饱和漏极电流IDSS， IDSS下标中的第二下标中的第二 个个S表示栅源极间短路的意思。表示栅源极间短路的意思。 v d.沟道一旦在沟道一旦在A点预夹断后，随着点预夹断后，随着vDS上上 升，夹断长度会略有增加，亦即自升，夹断长度会略有增加，亦即自A点向源点向源 极方向延伸极方向

10、延伸(如如图图4.1.4d所示所示)。 2021年6月24日星期四第四章21 v但由于夹断处场强也增大，仍能将电子拉但由于夹断处场强也增大，仍能将电子拉 过夹断区过夹断区(实即耗尽层实即耗尽层)，形成漏极电流，这，形成漏极电流，这 和和NPN型型BJT在集电结反偏时仍能把电子拉在集电结反偏时仍能把电子拉 过耗尽区基本上是相似的。在从源极到夹断过耗尽区基本上是相似的。在从源极到夹断 处的沟道上，沟道内电场基本上不随处的沟道上，沟道内电场基本上不随vDS改变改变 而变化。所以，而变化。所以，iD基本上不随基本上不随vDS 增加而上增加而上 升升,漏极电流趋于饱和。漏极电流趋于饱和。 2021年6月

11、24日星期四第四章22 v如果如果FET栅源极之间接一可调负电源，由于栅源极之间接一可调负电源，由于 栅源电压愈负，耗尽层愈宽，沟道电阻就愈栅源电压愈负，耗尽层愈宽，沟道电阻就愈 大，相应的大，相应的iD就愈小。因此，改变栅源电压就愈小。因此，改变栅源电压 vGS可得一族曲线，如图可得一族曲线，如图4.1.5b所示。由于每所示。由于每 个管子的个管子的VP为一定值，因此，从式为一定值，因此，从式(4.1.1)可可 知，预夹断点随知，预夹断点随vGS 的改变而变化，它在输的改变而变化，它在输 出特性上的轨迹如出特性上的轨迹如图图4.1.5b中左边虚线所示。中左边虚线所示。 2021年6月24日星

12、期四第四章23 2021年6月24日星期四第四章24 v分析表明：在分析表明：在0vDSVp(预加断预加断)之后，之后， iD 趋于饱和，趋于饱和，vDS再增加，再增加， iD 变化不大。变化不大。 v(3)结论结论(P160)： vJFET栅极与导电沟道之间的栅极与导电沟道之间的PNJ是反向是反向 偏置的，因此，偏置的，因此，iG0，管子的输入电阻很高。，管子的输入电阻很高。 P V 2021年6月24日星期四第四章25 vJFET是电压控制电流器件，是电压控制电流器件，iD受受vGS的的 控制。控制。 v预夹断前，预夹断前，iD 与与vDS呈线性关系；预夹呈线性关系；预夹 断后，断后，iD

13、趋于饱和。趋于饱和。 vP沟道沟道JFET工作时，其电源极性与工作时，其电源极性与N沟道沟道 JFET的电源极性相反，工作原理基本相同。的电源极性相反，工作原理基本相同。 2021年6月24日星期四第四章26 v4.1.2JFET的特性曲线的特性曲线 v1.输出特性输出特性 v如图如图4.1.5(b)所示。所示。 v区为可变电阻区，此区，区为可变电阻区，此区，iD受受vGS的控的控 制。制。 v区为饱和区或恒流区，区为饱和区或恒流区，FET作为放大作为放大 器件时，一般就工作在此区，所以，器件时，一般就工作在此区，所以，区又区又 称之为线性放大区。此区，称之为线性放大区。此区， iD 基本不受

14、基本不受vGS 和和vDS的控制。的控制。 转28 2021年6月24日星期四第四章27 转转29 2021年6月24日星期四第四章28 v区为击穿区，此区，由于区为击穿区，此区，由于PNJ所受的所受的 反向电压过高，而使反向电压过高，而使PNJ发生雪崩击穿。发生雪崩击穿。 v2.转移特性转移特性 v如如图图4.1.6所示。所示。 iD = f (vGS) =C v转移特性曲线可以从转移特性曲线可以从输出特性输出特性曲线上获得。曲线上获得。 v3.主要参数主要参数(参阅参阅P162163) DS v 2021年6月24日星期四第四章29 v(1)夹断电压夹断电压VP v 由式由式(4.1.1)

15、和图和图4.1.4c知，当知，当vGS0时，时， vDS VP 。但实际测试时，。但实际测试时， 通常令通常令vDS 为为 某一固定值某一固定值(例如例如10V)，使，使iD等于一个微小的等于一个微小的 电流电流(例如例如50A)时，栅源之间所加的电压称时，栅源之间所加的电压称 为夹断电压。从物理意义上来说，这时相当为夹断电压。从物理意义上来说，这时相当 于图于图4.1.4d中的夹断点延伸到靠近源极，达中的夹断点延伸到靠近源极，达 到全夹断状态。到全夹断状态。 2021年6月24日星期四第四章30 v考虑到靠近源端纵向电位差接近于零，源端考虑到靠近源端纵向电位差接近于零，源端 耗尽层两边的电位

16、差可认为是耗尽层两边的电位差可认为是vGS，所以此时，所以此时 有有 vGSVP。 v(2)饱和漏电流饱和漏电流IDSS v 在在vGS0的情况下，当的情况下，当vDSIVPI时的漏极时的漏极 电流称为饱和漏电流电流称为饱和漏电流IDSS。通常令。通常令vDS10V， vGS0V时测出的时测出的iD就是就是IDSS。在转移特性上，。在转移特性上， 就是就是vGS0 时的漏极电流时的漏极电流(见图见图4.1.6a)。 2021年6月24日星期四第四章31 2021年6月24日星期四第四章32 v对于对于JFET来说，来说，IDSS也是管子所能输出的也是管子所能输出的 最大电流。最大电流。 v(3

17、)最大漏源电压最大漏源电压V(BR)DS v V(BR)DS是指发生雪崩击穿、是指发生雪崩击穿、iD开始急剧上开始急剧上 升时的升时的vDS值。由于加到值。由于加到PN结上的反向偏压结上的反向偏压 与与vGS 有关，因此有关，因此vGS 愈负，愈负， V(BR)DS越小。越小。 2021年6月24日星期四第四章33 v(4)最大栅源电压最大栅源电压V(BR)GS v V(BR)GS 是指输入是指输入PN结反向电流开始急剧结反向电流开始急剧 增加时的增加时的vGS值值。 v(5)直流输入电阻直流输入电阻RGS v 在漏源之间短路的条件下，栅源之间加一在漏源之间短路的条件下，栅源之间加一 定电压时

18、的栅源直流电阻就是直流输入电阻定电压时的栅源直流电阻就是直流输入电阻 RGS。 2021年6月24日星期四第四章34 v(6)低频互导低频互导(跨导跨导)gm v 在在vDS等于常数时，漏极电流的微变量和等于常数时，漏极电流的微变量和 引起这个变化的栅源电压的微变引起这个变化的栅源电压的微变 v量之比称为互导量之比称为互导(也称跨导也称跨导)，即，即 ).( C GS D m 314 DS v v i g 2021年6月24日星期四第四章35 v互导反映了栅源电压对漏极电流的控制能力。互导反映了栅源电压对漏极电流的控制能力。 v互导互导gm是表征是表征FET放大能力的一个重要参放大能力的一个重

19、要参 数，单位为数，单位为mS或或S。 vgm 一般在十分之几至几一般在十分之几至几mS的范围内，特的范围内，特 殊的可达殊的可达100mS，甚至更高。，甚至更高。 v值得注意的是，互导随管子的工作点不同值得注意的是，互导随管子的工作点不同 而变，它是而变，它是JFET小信号建模的重要参数之一。小信号建模的重要参数之一。 2021年6月24日星期四第四章36 v如果手头没有如果手头没有FET的特性曲线，则可利用式的特性曲线，则可利用式 (4.1.2)和式和式(4.1.3)近近 v似估算似估算gm值，即值，即 ).()( )( )( GSP P P GS DSS GS P GS DSS m 41

20、40 12 1 时当 vV V V v I dv V v Id g 2021年6月24日星期四第四章37 (7)输出电阻输出电阻rd v输出电阻输出电阻rd说明了说明了vDS对对iD的影响，是输出的影响，是输出 特性某一点上切线斜率的倒数。在饱和区特性某一点上切线斜率的倒数。在饱和区(即即 线性放大区线性放大区)， iD 随随vDS改变很小，因此改变很小，因此rd的的 数值很大，一般在几十千欧到几百千欧之间。数值很大，一般在几十千欧到几百千欧之间。 ).( GS D DS d 514 V i v r 2021年6月24日星期四第四章38 v(8)最大耗散功率最大耗散功率PDM v JFET的耗

21、散功率等于的耗散功率等于vDS和和iD的乘积，即的乘积，即 PDM vDSiD ，这些耗散在管子中的功率将，这些耗散在管子中的功率将 变为热能，使管子的温度升高。为了限制它变为热能，使管子的温度升高。为了限制它 的温度不要升得太高，就要限制它的耗散功的温度不要升得太高，就要限制它的耗散功 率不能超过最大数值率不能超过最大数值PDM 。显然，。显然， PDM 受管受管 子最高工作温度的限制。子最高工作温度的限制。 2021年6月24日星期四第四章39 v除了以上参数外，除了以上参数外，JFET还有噪声系数、还有噪声系数、 高频参数、极间电容等其他参数。高频参数、极间电容等其他参数。 vJFET的

22、噪声系数很小，可达的噪声系数很小，可达1.5dB以以 下。表下。表4.1.1列出了几种典型的列出了几种典型的N沟道沟道 JFET的主要参数。的主要参数。 2021年6月24日星期四第四章40 v 4.2砷化镓金属砷化镓金属-半导体场效应管半导体场效应管(自学自学) 2021年6月24日星期四第四章41 4.3金属金属-氧化物氧化物-半导体场效应管半导体场效应管 (MOSFET) v4.3.1N沟道增强型沟道增强型MOSFET v1.结构结构 v图图4.3.1(a)所示，为所示，为N沟道增强型沟道增强型 MOSFET的剖面示意图。的剖面示意图。(b)、(c)为电为电 路符号。路符号。 2021年

23、6月24日星期四第四章42 2021年6月24日星期四第四章43 2021年6月24日星期四第四章44 v2.工作原理工作原理(如图如图4.3.2所示所示) va.vGS=0时，无导电沟道时，无导电沟道(如图如图4.3.2a)。 vb.vGSVT时，在绝缘层下方将时，在绝缘层下方将感应出感应出N型型 导电沟道导电沟道(如图如图4.3.2b) 。 vVT：开启电压：开启电压-在漏源电压作用下，开始导在漏源电压作用下，开始导 电时的栅源电压。电时的栅源电压。 vc.当当绝缘层下方绝缘层下方感应出感应出N型导电沟道后，型导电沟道后， 在漏源之间加一正向电压，当在漏源之间加一正向电压，当vDS较小时，

24、较小时， iD随着随着vDS的增大而迅速增大的增大而迅速增大(如图如图4.3.2c) 。 转转39 2021年6月24日星期四第四章45 2021年6月24日星期四第四章46 2021年6月24日星期四第四章47 2021年6月24日星期四第四章48 2021年6月24日星期四第四章49 vd.当当vDS较大时，近漏端导电沟道将出现夹较大时，近漏端导电沟道将出现夹 断现象，断现象，iD趋于饱和。趋于饱和。 v3.特性曲线，如特性曲线，如图图4.3.3所示。所示。 v4.参数参数(自学自学) v5.特点：特点：当当vGS0时，没有导电沟道，只时，没有导电沟道，只 有当有当vGS 0且且vGS V

25、T(开启电压开启电压)时，才有导时，才有导 电沟道出现，而且随着电沟道出现，而且随着vGS 的的增大，导电沟增大，导电沟 道变宽。道变宽。 转转41 2021年6月24日星期四第四章50 2021年6月24日星期四第四章51 4.3.2N沟道耗尽型沟道耗尽型MOSFET vN沟道耗尽型沟道耗尽型MOSFET与与N沟道增强型沟道增强型 MOSFET的的区别区别在于在二氧化硅层中掺有在于在二氧化硅层中掺有 大量的正离子，即使在大量的正离子，即使在vGS0时，源漏之时，源漏之 间旧存在着导电沟道。如间旧存在着导电沟道。如图图4.3.4所示。所示。 v4.3.3各种各种FET的特性比较及使用注意事的特

26、性比较及使用注意事 项项(自学自学) 转转43 2021年6月24日星期四第四章52 2021年6月24日星期四第四章53 4.4FET放大电路放大电路 v4.4.1 FET的直流偏置电路及静态分析的直流偏置电路及静态分析 v1直流偏置电路直流偏置电路 vFET与与BJT放大电路比较放大电路比较 v（1）相同点：都要建立合适的）相同点：都要建立合适的Q点。点。 v（2）不同点：）不同点：FET是电压控制器件，是电压控制器件，BJT是是 流控器件。因此它需要有合适的栅极电压。流控器件。因此它需要有合适的栅极电压。 2021年6月24日星期四第四章54 v通常通常FET放大电路的偏置形式有两种。现

27、以放大电路的偏置形式有两种。现以 N沟道耗尽型沟道耗尽型JFET为例说明如下：为例说明如下： v(1)自偏压电路自偏压电路 v如如图图4.4.1a所示，和所示，和BJT的射极偏置电路相似，的射极偏置电路相似， 通常在源极接入源极电阻通常在源极接入源极电阻R，就可组成自偏，就可组成自偏 压电路。压电路。 转转46 2021年6月24日星期四第四章55 转转61 2021年6月24日星期四第四章56 v考虑到耗尽型考虑到耗尽型FET即使在即使在vGS0时，也有漏时，也有漏 源电流流过源电流流过R，而栅极是经电阻，而栅极是经电阻Rg接地的，接地的， 所以在静态时栅源之间将有负栅压所以在静态时栅源之间

28、将有负栅压vGS IDR。图中电容。图中电容C对对R起旁路作用，称为源极起旁路作用，称为源极 旁路电容。旁路电容。 v增强型增强型FET只有栅源电压先达到某个开启电只有栅源电压先达到某个开启电 压压VT时才有漏极电流时才有漏极电流ID，因此这类管子不能，因此这类管子不能 用于图用于图4.4.1a所示自偏压电路。所示自偏压电路。 2021年6月24日星期四第四章57 v(2)分压器式自偏压电路分压器式自偏压电路 v虽然自偏压电路比较简单，但当静态工作虽然自偏压电路比较简单，但当静态工作 点决定后，点决定后，VGS和和ID就确定了，因而就确定了，因而R选择选择 的范围很小。分压器式自偏压电路是在图

29、的范围很小。分压器式自偏压电路是在图 4.4.1a的基础上加接分压电阻后组成的，如的基础上加接分压电阻后组成的，如 图图4.4.1b所示。所示。 2021年6月24日星期四第四章58 2021年6月24日星期四第四章59 v漏极电源漏极电源VDD经分压电阻经分压电阻Rg1和和Rg2分压后，通分压后，通 过过Rg3供给栅极电压供给栅极电压VGRg2VDD/(Rgl+Rg2)， 同时漏极电流在源极电阻同时漏极电流在源极电阻R上也产生压降上也产生压降Vs IDR，因此，静态时加在，因此，静态时加在FET上的栅源电压为上的栅源电压为: )( DD g2g1 g2 D DDD g2g1 g2 SGGS

30、V RR R RI RIV RR R VVV 2021年6月24日星期四第四章60 v这种偏压电路的另一特点是这种偏压电路的另一特点是适用于增强型适用于增强型 管电路管电路。 v2静态工作点的确定静态工作点的确定 v对对FET放大电路的静态分析可以采用图解放大电路的静态分析可以采用图解 法或用公式计算，图解的原理和法或用公式计算，图解的原理和BJT相似。相似。 下面讨论用公式进行计算以确定下面讨论用公式进行计算以确定Q点。由式点。由式 (4.1.2)有：有： 2021年6月24日星期四第四章61 分析图分析图4.4.1a和和b电路电路有：有： 2 1)( P GS DSSD V v Ii ).

31、( )( ).( DD g2g1 g2 Dgs Dgs 244 144 V RR R Riv Riv 2021年6月24日星期四第四章62 v故确定故确定Q点时：点时： v对图对图4.4.1a，可联立求解式，可联立求解式(4.1.2)和式和式 (4.4.1)； v对图对图4.4.1b，可联立求解式，可联立求解式(4.1.2)和式和式 (4.4.2)。 2021年6月24日星期四第四章63 v例例4.4.1 电路参数如图电路参数如图4.4.1b所示，所示， Rg1=2M，Rg2=47k， Rdd30k， R=2k，VDD=18V，FET的的Vp=一一1V， IDSS0.5mA，试确定，试确定Q点

32、。点。 v解：根据式解：根据式(4.1.2)和式和式(4.4.2)有有 2021年6月24日星期四第四章64 V. )(mA. V )( )(mA. Dgs gsD Dgs gs D iv vi iv v i 240 150 2 472000 1847 1 150 2 2 或 2021年6月24日星期四第四章65 v将上式中将上式中vGS的表达式代人的表达式代人iD的表达式，得的表达式，得 iD 0.5mA(1+0.42 iD )2 v解出解出iD =(0.95土土0.64)mA，而，而IDSS=0.5mA， iD 不应大于不应大于IDSS，所以，所以 iD IDQ0.31mA， vGS VG

33、SQ0.42iD一一0.22V， vDSVDSQ=VDD一一ID(Rd十十R) 8.1V。 2021年6月24日星期四第四章66 v如果管子的输出特性和电路参数已知，则如果管子的输出特性和电路参数已知，则 可用图解法进行分析。可用图解法进行分析。 v4.4.2 FET4.4.2 FET放大电路的小信号模型分析法放大电路的小信号模型分析法 v当输人信号很小，当输人信号很小，FETFET工作在线性放大区工作在线性放大区( (即即 输出特性中的恒流区输出特性中的恒流区) )时，可用小信号模型来时，可用小信号模型来 分析。分析。 2021年6月24日星期四第四章67 v1 1FET的小信号模型的小信号

34、模型 v在在4.1节已讨论了节已讨论了FET的互导的互导gm和输出电阻和输出电阻rd。 FET还可用第三个小信号参数还可用第三个小信号参数来描述，来描述，称称 为电压放大系数，它和为电压放大系数，它和gm 、 rd 有如下关系：有如下关系： gm rd (4.4.3) 2021年6月24日星期四第四章68 据此和据此和gm、rd的定义的定义 见式见式( (4.1.3) )和和 ( (4.1.5)，可导出，可导出 v是一个无量纲的数，同样可在特性曲线上是一个无量纲的数，同样可在特性曲线上 求出。求出。 ).( D DD gs d GS DS GS DS 444 I s II v v v v v

35、v 2021年6月24日星期四第四章69 v如果用如果用 gm 表示电压表示电压 控制的电流源，用控制的电流源，用 rd表示电流源电阻，则作为双口有源器件的表示电流源电阻，则作为双口有源器件的 FET(图图4.4.2a)，也可导出其小信号模型，如，也可导出其小信号模型，如 图图4.4.2b所示。所示。 v图中，输入电阻图中，输入电阻rgs，是栅源间的电阻，由于，是栅源间的电阻，由于 FET为电压控制器件，其值极大。为电压控制器件，其值极大。 gsV gsV 转转71 2021年6月24日星期四第四章70 2021年6月24日星期四第四章71 v当当FETFET用在高频或脉冲电路时，极间电容用在

36、高频或脉冲电路时，极间电容 的影响不能忽略，这时的影响不能忽略，这时FETFET需用高频模型需用高频模型( (图图 4.4.2c)c)来表示。来表示。 2021年6月24日星期四第四章72 2021年6月24日星期四第四章73 2 2应用小信号模型法分析应用小信号模型法分析FETFET放大电路放大电路 v如图如图4.4.3a a所示，为所示，为FET共源放大电路。分析共源放大电路。分析 步骤和步骤和BJT电路相同。电路相同。 v图图4.4.3b b为图为图4.4.3a a所示电路的中频小信号模所示电路的中频小信号模 型，图中型，图中rd通常在几百千欧的数量级，一般通常在几百千欧的数量级，一般

37、负载电阻比负载电阻比rd小很多，故此时可以认为小很多，故此时可以认为rd开路。开路。 2021年6月24日星期四第四章74 (1)(1)中频电压增益中频电压增益 ).( )( i o )( m dm m d gs m o m gsgs m gsi 544 1 1 Rg Rg Rg RgRg V V A VV VVVV V 2021年6月24日星期四第四章75 v式式(4.4.5)中的负号表示中的负号表示 反相，共源反相，共源 电路属倒相电压放大电路。电路属倒相电压放大电路。 v (2)输入电阻输入电阻 Ri=rgs /Rg3+(Rg1/ Rg2 ) 通常通常 rgs Rg3+(Rg1/ Rg2

38、 ) 故故 Ri Rg3+(Rg1/ Rg2) (4.4.6) ioVV 与 2021年6月24日星期四第四章76 v(3)输出电阻输出电阻 RoRd (4.4.7) 例例4.4.2 典型的共漏电路典型的共漏电路源极输出源极输出 器如图器如图4.4.4a所示，试求其中频电压增益所示，试求其中频电压增益Avm、 输入电阻输入电阻Ri和输出电阻和输出电阻Ro 。 v 解：图解：图4.4.4a的中频小信号等效电路如图的中频小信号等效电路如图 4.4.4b所示。所示。 v (1)中频电压增益中频电压增益 转转79 2021年6月24日星期四第四章77 2021年6月24日星期四第四章78 2021年6月24日星期四第四章79 由图由图4.4.4b b可知可知 ).( )/( )/( )/)( )/( Lm Lm i o m L oi m o oigs L gs m o 844 1 由此得： RRg RRg RRg RRg V