第5章 集成触发器

1、 为了能在数字系统逻辑设计中构造实现各种功能的逻为了能在数字系统逻辑设计中构造实现各种功能的逻 辑电路，除了需要前面介绍的逻辑门外，还需要有能够保存辑电路，除了需要前面介绍的逻辑门外，还需要有能够保存 信息的逻辑部件，触发器是一种具有记忆功能的存储器件。信息的逻辑部件，触发器是一种具有记忆功能的存储器件。 根据不同应用需求，数字系统中使用的触发器有不同类型，根据不同应用需求，数字系统中使用的触发器有不同类型， 如双稳态触发器、单稳态触发器和施密特触发器等，本章所如双稳态触发器、单稳态触发器和施密特触发器等，本章所 讨论的触发器是指双稳态触发器，简称触发器，它是组成时讨论的触发器是指双稳态触发器

2、，简称触发器，它是组成时 序逻辑电路的基本器件。序逻辑电路的基本器件。 5 章章 集成集成 触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 本章知识要点本章知识要点 基本基本RS触发器触发器 简单钟控触发器简单钟控触发器 主从钟控触发器主从钟控触发器 边沿钟控触发器边沿钟控触发器 5 章章 集成集成 触发器触发器 触发器概述触发器概述 在同步时序逻辑电路中，我们常采用触发器作为存储在同步时序逻辑电路中，我们常采用触发器作为存储 电路。所谓电路。所谓触发器，是指具有触发器，是指具有0 0和和1 1两种稳定状态的电路。两种稳定状态的电路。 在任意时刻，触发器只处于一种稳

3、定状态，当触发器处于在任意时刻，触发器只处于一种稳定状态，当触发器处于 某一某一稳态稳态时，它能保持这一状态，只有在一定条件下，它时，它能保持这一状态，只有在一定条件下，它 才能翻转到另一个状态并稳定下来，直到下一个输出使它才能翻转到另一个状态并稳定下来，直到下一个输出使它 翻转为止。翻转为止。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 为了实现记忆为了实现记忆1位二值信号的功能，触发器必须具备以下三位二值信号的功能，触发器必须具备以下三 个基本特点：个基本特点： （1）具有两个互补输出端具有两个互补输出端Q和和Q； （2）根据不同的输入信号可以）根据不同的输入信号可以置成

4、置成1或或0状态；状态； （3）具有两个能自行具有两个能自行保持的稳定保持的稳定状态，用来表示逻辑状态的状态，用来表示逻辑状态的 “0”和和“1”，或二进制数的，或二进制数的0和和1； 迄今为止，人们已经研制出了许多种触发器电路。迄今为止，人们已经研制出了许多种触发器电路。 触发器概述触发器概述 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 闩锁电路闩锁电路 两个逻辑门的输入、输出连接成两个逻辑门的输入、输出连接成 正反馈环，有两个正反馈环，有两个互补互补输出端输出端Q和和 Q，在没有引入外来信号时，电路，在没有引入外来信号时，电路 输出随机地处于稳定状态输出随机地处于稳定状态

5、“0”或或 “1”，具有，具有锁存锁存记忆功能。记忆功能。 规定：规定：以以Q Q端状态代表电路的状态：端状态代表电路的状态：Q Q1 1，Q Q0 0为为1 1状态，表状态，表 示二值信号示二值信号“1 1”被锁存；被锁存； Q Q0 0，Q Q1 1为为0 0状态，表示二值信号状态，表示二值信号 “0 0”被锁存。被锁存。 该电路是构成触发器的基础。该电路是构成触发器的基础。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 基本基本R-S（Reset-Set）触发器是直接复位置位触发器的简称，）触发器是直接复位置位触发器的简称， 由于它是构成各种功能触发器的基本部件，故称为基

6、本由于它是构成各种功能触发器的基本部件，故称为基本R-S触触 发器。发器。 5. 1 基本基本R-S触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 一一.用或非门构成的基本用或非门构成的基本R-S触发器触发器 1. 1.组成：组成：由两个或非门交叉耦合组成。由两个或非门交叉耦合组成。 该电路的输入是正脉冲或高电平有效，故逻辑符号的输该电路的输入是正脉冲或高电平有效，故逻辑符号的输 入端未加小圆圈。入端未加小圆圈。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 2. 2.工作原理工作原理 R=1,S=1： 状态不定；状态不定； R=1,S=0： 状态置

7、状态置0； R=0,S=1： 状态置状态置1； R=0,S=0： 状态不变状态不变 。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 逻辑功能及其描述逻辑功能及其描述 表中表中“d d” 表示触发器次态不确定。表示触发器次态不确定。 或非门构成的基本或非门构成的基本RS触发器功能表触发器功能表 R SQn+1功能说明功能说明 0 0 0 1 1 0 1 1 Q 1 0 d 不不 变变 置置 1 置置 0 不不 定定 （1）功能表）功能表 由或非门构成的由或非门构成的R-SR-S触发器的逻辑功能表如下：触发器的逻辑功能表如下： 第第5章章 集成触发器集成触发器课程：数字逻辑课程：

8、数字逻辑 现态现态Q 次态次态Qn+1 RS=00RS=01RS=11RS=10 0 1 0 1 1 1 d d 0 0 （2）状态表）状态表 状态表反映了触发器在输入信号作用下现态与次态之间状态表反映了触发器在输入信号作用下现态与次态之间 的转移关系，又称为的转移关系，又称为状态转移表状态转移表。它给出了次态与现态、输。它给出了次态与现态、输 入之间的取值关系。入之间的取值关系。 与非门构成的与非门构成的RS触发器状态表触发器状态表如下：如下： 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 （3）状态图）状态图 状态图是一种反映触发器两种状态之间转移关系的有向状态图是一种反映

9、触发器两种状态之间转移关系的有向 图，又称为图，又称为状态转移图状态转移图。该触发器的状态图如下：。该触发器的状态图如下： 现态现态 Q 次态次态Qn+1 RS=0 0 RS=0 1 RS=1 1 RS=1 0 0 1 0 1 1 1 d d 0 0 圆圈圆圈分别分别代表代表触发器的触发器的稳定状态稳定状态，箭头箭头表示在输入信号作用表示在输入信号作用 下状态转移的方向，箭头旁边的下状态转移的方向，箭头旁边的标注标注表示状态转移的表示状态转移的条件条件。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 因为因为R、S不允许同时为不允许同时为1，应满足约束条件：，应满足约束条件：

10、R S = 0 (约束方程约束方程) 用卡诺图化简后，可得到用卡诺图化简后，可得到 该触发器的该触发器的次态方程：次态方程： QRSQ 1n （4）次态方程）次态方程 现态现态Q 次态次态Qn+1 RS=00RS=01RS=11RS=10 0 1 0 1 1 1 d d 0 0 反映触发器次态与现态和输反映触发器次态与现态和输 入之间关系的逻辑函数表达式称入之间关系的逻辑函数表达式称 为次态方程。根据状态表，可画为次态方程。根据状态表，可画 出次态与现态、输入之间函数关出次态与现态、输入之间函数关 系的卡诺图。系的卡诺图。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 或非门基

11、本或非门基本RS触发器激励表触发器激励表 QQn+1 R S 0 0 0 1 1 0 1 1 d 0 0 1 1 0 0 d （5 5）激励表）激励表 激励表反映了触发器从现态转移到某种次态时，对输入信号激励表反映了触发器从现态转移到某种次态时，对输入信号 的要求。它以触发器的现态和次态作为自变量，把触发器的输的要求。它以触发器的现态和次态作为自变量，把触发器的输 入（或激励）作为因变量。激励表可以由功能表导出。入（或激励）作为因变量。激励表可以由功能表导出。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 同样，当输入端同样，当输入端S连续出现多个置连续出现多个置1信号或者输入

12、端信号或者输入端R连续连续 出现多个置出现多个置0信号时，仅第一个信号使触发器翻转，波形图如下：信号时，仅第一个信号使触发器翻转，波形图如下： 优点：优点：结构简单。不仅可作为记忆元件独立使用，而且由结构简单。不仅可作为记忆元件独立使用，而且由 于它具有直接复位、置位功能，因而被作为各种性能更完善于它具有直接复位、置位功能，因而被作为各种性能更完善 的触发器的基本组成部分。的触发器的基本组成部分。 缺点：缺点：输入输入R、S之间存在约束条件，且无法对其状态转之间存在约束条件，且无法对其状态转 换时刻进行统一定时控制，换时刻进行统一定时控制， 第第5章章 集成触发器集成触发器课程：数字逻辑课程：

13、数字逻辑 二二. . 用与非门构成的基本用与非门构成的基本R-SR-S触发器触发器 1. 组成：组成：由两个与非门交叉耦合构成。由两个与非门交叉耦合构成。 图中，图中， R称为置称为置 0端或者复位端，端或者复位端，S称称 为置为置1端或置位端。端或置位端。 逻辑符号输入端加的逻辑符号输入端加的 小圆圈表示低电平或小圆圈表示低电平或 负脉冲有效。负脉冲有效。 5. 1 基本基本R-S触发器触发器 2.2.基本基本RSRS触发器触发器 由两个与非门交叉耦合构成的由两个与非门交叉耦合构成的RSRS触发器电路及其逻辑符号触发器电路及其逻辑符号 如下所示。如下所示。输入信号符号上的输入信号符号上的非号

14、非号和输入端的和输入端的小圆圈小圆圈，都表，都表 示这两个输入信号为示这两个输入信号为低电平有效低电平有效。 R-SR-S触发器触发器 与非门与非门RSRS触发器触发器 (a) (a) 电路；电路； (b) (b) 国标符号；国标符号； (c) (c) 惯用符号惯用符号 (a)(b)(c) & Q SR SR QQ S R QQ Q R-SR-S触发器触发器 Q Q 和和 是触发器的两个是触发器的两个互补输出端互补输出端，正常情况下的逻辑电平，正常情况下的逻辑电平 相反。规定相反。规定Q Q 输出端的逻辑值表示触发器的状态，即输出端的逻辑值表示触发器的状态，即Q Q1 1表表示触示触 发器处于

15、发器处于1 1状态，状态，Q Q0 0表示触发器处于表示触发器处于0 0状态。触发器的这两种稳状态。触发器的这两种稳 定状态正好用来存储二进制信息定状态正好用来存储二进制信息1 1和和0 0。 通通 Q R-SR-S触发器触发器 通常将使通常将使Q Q1 1的操作称为置的操作称为置1 1或置位或置位(Set)(Set)， 通常通常使使Q Q0 0的操作称为的操作称为置置0 0或复位或复位(Reset)(Reset)。稍后将看到，基本。稍后将看到，基本RSRS 触发器正是一种复位触发器正是一种复位- -置位触发器，置位触发器， 端起端起复位复位作用，作用， 端起端起置置 位位作用，这也是将其称作

16、作用，这也是将其称作RSRS触发器触发器的原因。的原因。 RS 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 3. 逻辑功能及其描述逻辑功能及其描述 表中表中“d d” 表示触发器次态不确定。该表又称为次态表示触发器次态不确定。该表又称为次态 真值表。真值表。 与非门构成的基本与非门构成的基本RS触发器功能表触发器功能表 R SQn+1功能说明功能说明 0 0 0 1 1 0 1 1 d 0 1 Q 不不 定定 置置 0 置置 1 不不 变变 （1）功能表）功能表 由与非门构成的由与非门构成的R-SR-S触发器的逻辑功能表如下：触发器的逻辑功能表如下： 第第5章章 集成触发器集

17、成触发器课程：数字逻辑课程：数字逻辑 3.逻辑功能及其描述逻辑功能及其描述 表中表中“d d” 表示触发器次态不确定。该表又称为次态表示触发器次态不确定。该表又称为次态 真值表。真值表。 与非门构成的基本与非门构成的基本RS触发器功能表触发器功能表 R SQn+1功能说明功能说明 0 0 0 1 1 0 1 1 d 0 1 Q 不不 定定 置置 0 置置 1 不不 变变 （1）功能表）功能表 由与非门构成的由与非门构成的R-SR-S触发器的逻辑功能表如下：触发器的逻辑功能表如下： 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 （2）状态表）状态表 状态表反映了触发器在输入信号作

18、用下现态与次态之间状态表反映了触发器在输入信号作用下现态与次态之间 的转移关系，又称为的转移关系，又称为状态转移表状态转移表。它给出了次态与现态、输。它给出了次态与现态、输 入之间的取值关系。入之间的取值关系。 与非门构成的与非门构成的RS触发器状态表触发器状态表如下：如下： 现态现态Q 次态次态Qn+1 RS=00RS=01RS=11RS=10 0 1 d d 0 0 0 1 1 1 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 （3）状态图）状态图 状态图是一种反映触发器两种状态之间转移关系的有向状态图是一种反映触发器两种状态之间转移关系的有向 图，又称为图，又称为状态转移

19、图状态转移图。该触发器的状态图如下：。该触发器的状态图如下： 圆圈圆圈分别分别代表代表触发器的触发器的稳定状态稳定状态，箭头箭头表示在输入信号作用表示在输入信号作用 下状态转移的方向，箭头旁边的下状态转移的方向，箭头旁边的标注标注表示状态转移的表示状态转移的条件条件。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 因为因为R、S不允许同时为不允许同时为0，所以输入必须同时满足约束条件：，所以输入必须同时满足约束条件： R + S = 1 (约束方程约束方程) 用卡诺图化简后，可得到用卡诺图化简后，可得到 该触发器的该触发器的次态方程：次态方程： RQSQ 1n 反映触发器次态与

20、现态和输反映触发器次态与现态和输 入之间关系的逻辑函数表达式称入之间关系的逻辑函数表达式称 为次态方程。根据状态表，可画为次态方程。根据状态表，可画 出次态与现态、输入之间函数关出次态与现态、输入之间函数关 系的卡诺图。系的卡诺图。 现态现态Q 次态次态Qn+1 RS=00RS=01RS=11RS=10 0 1 d d 0 0 0 1 1 1 （4）次态方程）次态方程 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 激励表反映了触发器从现态转移到某种次态时，对输入信号激励表反映了触发器从现态转移到某种次态时，对输入信号 的要求。它以触发器的现态和次态作为自变量，把触发器的输的要求

21、。它以触发器的现态和次态作为自变量，把触发器的输 入（或激励）作为因变量。激励表可以由功能表导出。入（或激励）作为因变量。激励表可以由功能表导出。 与非门基本与非门基本RS触发器激励表触发器激励表 QQn+1 R S 0 0 0 1 1 0 1 1 d 1 1 0 0 1 1 d （5）激励表）激励表 功能表、状态表、状态图、次态方程和激励表分别从不同角功能表、状态表、状态图、次态方程和激励表分别从不同角 度对触发器的功能进行了描述，它们在时序逻辑电路的分析和度对触发器的功能进行了描述，它们在时序逻辑电路的分析和 设计中有着不同用途。设计中有着不同用途。 第第5章章 集成触发器集成触发器课程：

22、数字逻辑课程：数字逻辑 注意：注意：当输入端当输入端S连续出现多个置连续出现多个置1信号或者输入端信号或者输入端R连连 续出现多个置续出现多个置0信号时，仅第一个信号使触发器翻转，波形信号时，仅第一个信号使触发器翻转，波形 图如下：图如下： 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 具有时钟脉冲控制的触发器称为具有时钟脉冲控制的触发器称为“钟控触发器钟控触发器”或者或者“定定 时触发器时触发器”。 时钟脉冲控制触发器的时钟脉冲控制触发器的工作特点：工作特点： l 由时钟脉冲确定状态转换的时刻由时钟脉冲确定状态转换的时刻(即何时转换？即何时转换？)； l 由输入信号确定触发器

23、状态转换的方向由输入信号确定触发器状态转换的方向(即如何转换？即如何转换？)。 下面介绍四种最常用的简单钟控触发器。下面介绍四种最常用的简单钟控触发器。 5. 2 简单钟控触发器简单钟控触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 5.2.15.2.1钟控钟控R-SR-S触发器触发器 逻辑图和逻辑符号如图逻辑图和逻辑符号如图(a)、（、（b）所示。）所示。 1. 1. 组成组成 由四个与非门构成。其中，与非门由四个与非门构成。其中，与非门G G1 1、G G2 2构成基本构成基本R-SR-S触发触发 器；与非门器；与非门G G3 3、G G4 4组成控制电路，通常称为控

24、制门。组成控制电路，通常称为控制门。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 2 2工作原理工作原理 R=0, S=0：控制门控制门G3、G4的输出均为的输出均为1， 状态保持不变；状态保持不变； R=0, S=1：控制门控制门G3、G4的输出分别为的输出分别为1 和和0，置成置成1状态；状态； 当无时钟脉冲作用（即当无时钟脉冲作用（即CP=0CP=0）时，不管）时，不管R R、S S端为何值，两端为何值，两 个控制门的输出均为个控制门的输出均为1 1，触发器状态保持不变。，触发器状态保持不变。 当时钟脉冲到来（即当时钟脉冲到来（即CP=1CP=1）时，输入端）时，输入端

25、R R、S S的值可以通过的值可以通过 控制门作用于上面的基本控制门作用于上面的基本R-SR-S触发器。触发器。具体如下：具体如下： 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 2 2工作原理工作原理 R=1, S=0：控制门控制门G3、G4的输出分别为的输出分别为0 和和1，置成置成0状态；状态； R=1, S=1：控制门控制门G3、 、G4的输出均为 的输出均为0 ， 状态不确定状态不确定（不允许）（不允许）。 当无时钟脉冲作用（即当无时钟脉冲作用（即CP=0CP=0）时，不管）时，不管R R、S S端为何值，两端为何值，两 个控制门的输出均为个控制门的输出均为1 1，触

26、发器状态保持不变。，触发器状态保持不变。 当时钟脉冲到来（即当时钟脉冲到来（即CP=1CP=1）时，输入端）时，输入端R R、S S的值可以通过的值可以通过 控制门作用于上面的基本控制门作用于上面的基本R-SR-S触发器。触发器。具体如下：具体如下： 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 注意：注意：时钟控制时钟控制R-SR-S触发器虽然解决了对触发器工作进行定时控制触发器虽然解决了对触发器工作进行定时控制 的问题，而且具有结构简单等优点，但：的问题，而且具有结构简单等优点，但： 输入信号依然存在约束条件，即输入信号依然存在约束条件，即R R、S S不能同时为不能同时为

27、1 1！ 在时钟控制触发器中，时钟信号在时钟控制触发器中，时钟信号CPCP是一种固定的时间基准，是一种固定的时间基准， 通常不作为输入信号列入表中。通常不作为输入信号列入表中。 （约束方程） 次态方程 0SR )( Q)RS(Q 1n 3 . 逻辑功能逻辑功能 或非门基本或非门基本RS触发器功能表触发器功能表 R SQn+1功能说明功能说明 0 0 0 1 1 0 1 1 Q 1 0 d 不不 变变 置置 1 置置 0 不不 定定 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 5.2.25.2.2钟控钟控D D触发器触发器 & CP 3 G G & &G G 12 Q Q SR

28、 为了解决为了解决RSRS同时同时为为1 1的情况，对的情况，对RSRS触发器做相应的修改，使触发器做相应的修改，使RSRS 端始终端始终互补互补。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 为了解决为了解决RSRS同时同时为为1 1的情况，对的情况，对RSRS触发器做相应的修改，使触发器做相应的修改，使RSRS 端始终端始终互补互补。 & CP 3 G G & &G G 12 Q Q SR 5.2.25.2.2钟控钟控D D触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 为了解决为了解决RSRS同时同时为为1 1的情况，对的情况，对RSRS触发

29、器做相应的修改，使触发器做相应的修改，使RSRS 端始终端始终互补互补。 & CP 3 G G & &G G 12 Q Q SR D 5.2.25.2.2钟控钟控D D触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 D D触发器具有如下逻辑功能特点：触发器具有如下逻辑功能特点： & CP 3 G G & &G G 12 Q Q SR D D D 触发器次态触发器次态与现态与现态Q Qn n无关无关 5.2.25.2.2钟控钟控D D触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 D D 触发器触发器 (a) (a) 国标符号；国标符号；

30、(b) (b) 惯用符号；惯用符号； (c) (c) 功能表；功能表； 不管触发器的现态是不管触发器的现态是0 0还是还是1 1，当时钟脉冲，当时钟脉冲CPCP的上升沿到来后，触发的上升沿到来后，触发 器都将变成与时钟脉冲上升沿到来时的器都将变成与时钟脉冲上升沿到来时的D D端输入值相同端输入值相同的状态，的状态，即相当即相当 于将数据于将数据D D存入了存入了D D触发器中触发器中。 因此，因此，D D触发器特别适合于触发器特别适合于寄存数据寄存数据。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 功能描述功能描述 （3）D触发器激励表触发器激励表 QQn+1 D 0 0 0

31、 1 1 0 1 1 0 1 0 1 （2）D触发器功能表触发器功能表 DQn+1功能说明功能说明 0 1 0 1 置置 0 置置 1 （1 1）次态方程为：）次态方程为： Q Qn+1 n+1 = D = D （4）D触发器状态表触发器状态表 现态现态Q 次态次态Qn+1 D=0D=1 0 1 0 0 1 1 （5）状态图）状态图 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 为了解决为了解决RSRS同时为同时为1 1的情况，对的情况，对RSRS触发器做相应的修改，并触发器做相应的修改，并 使触发器有使触发器有两个输入端两个输入端，从而产生了，从而产生了JKJK触发器触发器

32、& CP 3 G G & &G G 12 Q Q SR 5.2.35.2.3钟控钟控JKJK触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 为了解决为了解决RSRS同时为同时为1 1的情况，对的情况，对RSRS触发器做相应的修改，并触发器做相应的修改，并 使触发器有使触发器有两个输入端两个输入端，从而产生了，从而产生了JKJK触发器触发器 & CP 3 G G & &G G 12 Q Q SR J S R 5.2.35.2.3钟控钟控JKJK触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 为了解决为了解决RSRS同时为同时为1 1的情况，

33、对的情况，对RSRS触发器做相应的修改，并触发器做相应的修改，并 使触发器有使触发器有两个输入端两个输入端，从而产生了，从而产生了JKJK触发器触发器 & CP 3 G G & &G G 12 Q Q SR J J K 5.2.35.2.3钟控钟控JKJK触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 为了解决为了解决RSRS同时为同时为1 1的情况，对的情况，对RSRS触发器做相应的修改，并触发器做相应的修改，并 使触发器有使触发器有两个输入端两个输入端，从而产生了，从而产生了JKJK触发器触发器 J K QnQ n+1说明说明 J K QnQn+1说明说明 0

34、0 0 0 0 1 0 1 保持保持 1 0 0 1 0 1 1 1 置置“1” 0 1 0 0 1 1 0 0 置置“0” 1 1 0 1 1 1 1 0 必翻必翻 & CP 3 G G & &G G 12 Q Q SR J J K 5.2.35.2.3钟控钟控JKJK触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 为了解决为了解决RSRS同时为同时为1 1的情况，对的情况，对RSRS触发器做相应的修改，并触发器做相应的修改，并 使触发器有使触发器有两个输入端两个输入端，从而产生了，从而产生了JKJK触发器触发器 n n n QKQJQ 1 5.2.35.2.3钟

35、控钟控JKJK触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 图图 JKJK触发器触发器 (a) (a) 国标符号；国标符号； (b) (b) 惯用符号；惯用符号； (c) (c) 功能表；功能表； 5.2.35.2.3钟控钟控JKJK触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 J K QnQ n+1说明说明 J K QnQn+1说明说明 0 0 0 0 0 1 0 1 保持保持 1 0 0 1 0 1 1 1 置置“1” 0 1 0 0 1 1 0 0 置置“0” 1 1 0 1 1 1 1 0 翻转翻转 在时钟脉冲和激励信号作用下

36、，在时钟脉冲和激励信号作用下， 可以实现可以实现置置1 1（置位）、（置位）、置置0 0 （复位）、（复位）、保持保持和和翻转翻转的操作。的操作。 J J、K K的作用分别与的作用分别与RSRS触发器中触发器中 S S和和R R的作用相当，分别起置位的作用相当，分别起置位 和复位作用，但均为高电平有和复位作用，但均为高电平有 效，且允许效，且允许同时有效同时有效。 n n n QKQJQ 1 5.2.35.2.3钟控钟控JKJK触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 （2）次态方程为）次态方程为 QKQJQ 1n 功能描述功能描述 （1）JK触发器功能表触发

37、器功能表 J KQn+1功能说明功能说明 0 0 0 1 1 0 1 1 Q 0 1 不不 变变 置置 0 置置 1 翻翻 转转 Q （3）JK触发器激励表触发器激励表 QQn+1 J K 0 0 0 1 1 0 1 1 0 d 1 d d 1 d 0 （4）JK触发器状态表触发器状态表 现态现态 Q 次态次态Qn+1 JK=00JK=01JK=11JK=10 0 1 0 1 0 0 1 0 1 1 (5)状态图状态图 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 如果将如果将JKJK触发器的触发器的J J和和K K相连作为相连作为T T输入端就构成了输入端就构成了T T触发器

38、。触发器。 & CP 3 G G & &G G 12 Q Q SR J J K 5.2.4 5.2.4 钟控钟控T T触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 如果将如果将JKJK触发器的触发器的J J和和K K相连作为相连作为T T输入端就构成了输入端就构成了T T触发器。触发器。 T 5.2.4 5.2.4 钟控钟控T T触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 图图 T T触发器触发器 (a) (a) 国标符号；国标符号； (b) (b) 惯用符号；惯用符号； (c) (c) 功能表；功能表； 5.2.4 5.2.4 钟

39、控钟控T T触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 T T触发器特性方程：触发器特性方程： nnn QTQTQ 1 nn QQ 1 当当T T触发器的输入控制端为触发器的输入控制端为T=1T=1时，称为时，称为T T触发器。触发器。 T T触发器的特性方程为：触发器的特性方程为： 5.2.4 5.2.4 钟控钟控T T触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 触发器逻辑功能变换触发器逻辑功能变换 触发器的应用触发器的应用 nnn QKQJQ 1 DQn 1 （1）JK触发器改为触发器改为D触发器触发器 JK触发器特征方程：触

40、发器特征方程： D触发器特征方程：触发器特征方程： KJDD比较得：比较得： nnnn QDDQ)QD(Q QQ KJ 1K1J CP C1 1 D 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 四、触发器的应用四、触发器的应用 （2）D触发器改为触发器改为JK触发器触发器 D触发器特征方程：触发器特征方程： DQn 1 JK触发器特征方程：触发器特征方程： nnn QKQJQ 1 比较得：比较得： nn QKQJD 若用与非门实现，则：若用与非门实现，则： nn QKQJD 触发器的应用触发器的应用 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 特点：特点：

41、当时钟控制信号为低电平（当时钟控制信号为低电平（CP=0CP=0）时，触发器保持原来状态）时，触发器保持原来状态 不变；不变； 当时钟控制信号为高电平（当时钟控制信号为高电平（CP=1CP=1）时，触发器在输入信号作）时，触发器在输入信号作 用下发生状态变化。用下发生状态变化。 即：触发器状态转移是被控制在一个约定的时间间隔内，而即：触发器状态转移是被控制在一个约定的时间间隔内，而 不是控制在某一时刻进行，这种钟控方式被称为不是控制在某一时刻进行，这种钟控方式被称为电位触发方式。电位触发方式。 简单钟控触发器的特点与问题简单钟控触发器的特点与问题 第第5章章 集成触发器集成触发器课程：数字逻辑

42、课程：数字逻辑 同步触发器存在的问题同步触发器存在的问题空翻空翻 & CP 3 G G & &G G 12 Q Q SR CP S R Q 有效翻转空翻 由于在由于在CP=1CP=1期间，期间，G G3 3、 、G G4 4门都是 门都是开开着的，都着的，都能能接收接收R R、S S信号，信号， 如果在如果在CP=1CP=1期间期间R R、S S发生多次变化，则触发器的状态也可能发发生多次变化，则触发器的状态也可能发 生生多次翻转多次翻转。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 同步触发器存在的问题同步触发器存在的问题空翻空翻 在一个时钟脉冲周期中，触发器发生在一个时钟

43、脉冲周期中，触发器发生多次多次翻转的现象叫做翻转的现象叫做空空 翻翻。空翻将造成触发器状态的不稳定，使系统工作絮乱，这空翻将造成触发器状态的不稳定，使系统工作絮乱，这 是不允许的。是不允许的。 & CP 3 G G & &G G 12 Q Q SR CP S R Q 有效翻转空翻 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 引发原因：引发原因： 在时钟脉冲为高电平期间，输入信号的变化直接控制着在时钟脉冲为高电平期间，输入信号的变化直接控制着 触发器状态的变化。具体来说，当时钟触发器状态的变化。具体来说，当时钟CP=1时，如果输入时，如果输入 信号发生变化，则触发器状态会跟着发

44、生变化，从而使得信号发生变化，则触发器状态会跟着发生变化，从而使得 一个时钟脉冲作用期间引起多次翻转。一个时钟脉冲作用期间引起多次翻转。 解决方法：解决方法： 为了克服简单钟控触发器所存在的为了克服简单钟控触发器所存在的“空翻空翻”现象，必须现象，必须 对控制电路的结构进行改进。为此，引出了主从钟控触发对控制电路的结构进行改进。为此，引出了主从钟控触发 器、边沿钟控触发器等不同类型的集成触发器。器、边沿钟控触发器等不同类型的集成触发器。 引起空翻的原因与解决方法引起空翻的原因与解决方法 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 结构特点：结构特点： 由主触发器和从触发由主触

45、发器和从触发 器两部分组成，主、从触器两部分组成，主、从触 发器的时钟相位相反。发器的时钟相位相反。 主触发器的状态作为从主触发器的状态作为从 触发器的输入，从触发器触发器的输入，从触发器 的状态作为整个触发器的的状态作为整个触发器的 状态输出。状态输出。 5. 3 主从钟控触发器主从钟控触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 5.3.15.3.1主从主从RSRS触发器触发器 1 1电路结构电路结构 & 3 G 4 G G8 G CP 7 & G & G 6 & 5 & 1 9 G主 触 发 器 从 触 发 器 & &G G 12 Q Q Q Q RS 由两级同步

46、由两级同步RSRS触发器串联组成。触发器串联组成。 G G1 1G G4 4组成从触发器，组成从触发器，G G5 5G G8 8组组 成主触发器。成主触发器。CPCP 与与CPCP互补，互补， 使两个触发器工作在两个不同的使两个触发器工作在两个不同的 时区内。时区内。 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 主从触发器的触发翻转分为主从触发器的触发翻转分为 两个节拍：两个节拍： （1 1）当）当CPCP1 1时，时，CPCP0 0， 从触发器被封锁，保持从触发器被封锁，保持 原状态不变：主触发器原状态不变：主触发器 工作，接收工作，接收R R和和S S端的输端的输 入信号

47、。入信号。 & 3 G 4 G G8 G CP 7 & G & G 6 & 5 & 1 9 G主 触 发 器 从 触 发 器 & &G G 12 Q Q Q Q RS 5.3.15.3.1主从主从RSRS触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 主从触发器的触发翻转分为主从触发器的触发翻转分为 两个节拍：两个节拍： （2 2）当）当CPCP由由1 1跃变到跃变到0 0时，即时，即 CP=0CP=0、CPCP1 1。主触发器。主触发器 被封锁，输入信号被封锁，输入信号R R、S S不不 再影响主触发器的状态；再影响主触发器的状态； 从触发器工作，接收主触从触发器

48、工作，接收主触 发器输出端的状态。发器输出端的状态。 & 3 G 4 G G8 G CP 7 & G & G 6 & 5 & 1 9 G主 触 发 器 从 触 发 器 & &G G 12 Q Q Q Q RS 5.3.15.3.1主从主从RSRS触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 1 1. .主从触发器的翻转主从触发器的翻转在在CPCP下降下降 沿沿发生。发生。 2.2.主、从触发器的时钟反相；主、从触发器的时钟反相； 3.CP3.CP一旦变为一旦变为0 0后，主触发器后，主触发器 被被封锁封锁，其状态不再受，其状态不再受R R、S S 影响，因此不会有

49、空翻现象。影响，因此不会有空翻现象。 4.4.具有直接清具有直接清0 0和直接置和直接置1 1功能。功能。 5.3.15.3.1主从主从RSRS触发器触发器 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 工作波形工作波形 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 触发器状态的变化发生在时钟脉冲触发器状态的变化发生在时钟脉冲CP由由1变为变为0时，而时，而 在在CP=0期间主触发器被封锁，其状态不再受输入期间主触发器被封锁，其状态不再受输入R、S的影响，的影响， 因此因此不会引起不会引起 “空翻空翻”现象。现象。 工作特点工作特点 第第5章章 集成触发器集成触

50、发器课程：数字逻辑课程：数字逻辑 触发器的状态取决于触发器的状态取决于CP由由1变为变为0时主触发器的状态，而主时主触发器的状态，而主 触发器的状态在触发器的状态在CP=1期间是随输入期间是随输入R、S变化的，所以触发器变化的，所以触发器 的状态实际上取决于的状态实际上取决于CP下降沿之前下降沿之前输入输入R、S的值。的值。 工作特点工作特点 第第5章章 集成触发器集成触发器课程：数字逻辑课程：数字逻辑 逻辑功能逻辑功能 逻辑功能与简单钟控逻辑功能与简单钟控RSRS触发器完全相同，其次态方程和触发器完全相同，其次态方程和 约束方程为约束方程为 （次态方程）（次态方程） R RS=0 S=0 （约束方程）（约束方程） 1 QSRQ n 由于主从由于主从RSRS触发器状态的变化发生触发器状态的变化发生 在时钟脉冲在时钟脉冲CPCP由由1 1变为变为0 0时刻（下降沿），时刻（下降沿）， 所以逻辑符号的时钟端加了一个小圆圈，所以逻辑符号的时钟端加了一个小圆圈， 表示主从表示主从RSRS触发器的状态变化在时钟脉触发器的状态变化在时钟脉 冲冲