第08章 半导体存储器

1、8-1 第 8章 半导体存储器 8.3 随机存取存储器(RAM) 8.2 顺序存取存储器(SAM) 8.4 只读存储器(ROM) 8.1 概述 8-2 8.1 概述 v在数字系统工作过程中，有大量数据需要 存储，半导体存储器是一种能够存储大量的 二值信息的存储器；它在数字系统中能存储 数据、程序、资料等信息，半导体存储器因 此而成为数字系统不可缺少的组成部分 8.1.1 半导体存储器的特点与应用 v半导体存储器具有集成度高、体积小、价 格低、外围电路简单、接口方便和易于大批 量生产等特点 8-3 v按制造工艺分 双极型 双极型存储器工作速度快、功耗 大、价格高、集成度不高 MOS型 MOS型存

2、储器功耗低、工艺简单、 集成度高、价格低 8.1.2 半导体存储器的分类 v按存取方式分 顺序存取存储器(Sequential Access Memory, 简称SAM) 随机存取存储器(Random Access Memory,简 称RAM) 只读存储器(Only Read Memory,简称ROM) 8-4 v存储容量 位(bit) 存储器最基本的存储单元，可存储 一个0或一个1 字(byte) 若干个基本存储单元排列在一起 组成一个字 存储器的存储容量通常用(字数) (位数) 表示；例如 存储容量为1024(字) 8(位)的 存储器内包含有8192个基本存储单元，常表 示成1k8位(1k

3、=1024)，或1k字（字长8位） 8.1.3 半导体存储器的主要技术指标 v存取时间（读/写周期） 连续两次读取(或写入)操作的间隔时间称 为读(写)周期，表征存储器工作速度的高低 8-5 8.2 顺序存取存储器（SAM） v顺序存取存储器由动态移位寄存器构成，动 态移位寄存器又由动态CMOS反相器串接而成 v利用MOS管栅极和衬底之间的输入电容(栅 电容)来暂存信息，由于MOS管的输入电阻极 大，当栅电容充入电荷后，电荷经输入电阻自 然泄漏(放电)速度比较缓慢，至少需要持续几 个毫秒，如果移位脉冲(CP)的周期为微秒量级， 则在一个周期内栅电容上的电荷基本不变，栅 极电位就基本不变。若长时

4、间没有移位脉冲的 推动，存放在栅电容上的信息就会随电荷的泄 漏而消失。所以它只能在移位脉冲的作用下， 也就是动态中运用，故称为动态移位寄存器 8-6 8.2.1 动态CMOS反相器 VDD vO C TG CP R CP vI 8-7 8.2.2 动态CMOS移存单元 VDD C2 TG2 CP CP VDD C1 TG1 CP CP 主从 1位 8-8 8.2.3 动态移存器和顺序存取存储器（SAM） FIFO型SAM & & & 1 1024位动态移存器 & & & 1 1024位动态移存器 & & & 1 1024位动态移存器 I0 CPCP CPCP CPCP & I1 I7 片选 读

5、写/循环 O0 O1 O7 v循环刷新 v读和写 8-9 8.2.3 动态移存器和顺序存取存储器（SAM） FILO型SAM R/W CP CP I/O0 O0 EN 1 EN 1 m位双向 移位寄存器 Om1 SL/SR CP O0 EN 1 EN 1 m位双向 移位寄存器 Om1 SL/SR I/O3 8-10 8.3 随机存取存储器（RAM） 随机存取存储器也叫随机读/写存储器，简称 RAM。工作时可以随时读取RAM中任何指定 位置已存数据，或向RAM中的任何指定位置 写入数据。它的特点是读/写方便，使用灵活， 一旦断电数据随之丢失（即数据具有易失性） v静态随机存取存储器SRAM SR

6、AM(Static Random Access Memory) v动态随机存取存储器DRAM DRAM(Dynamic Random Access Memory) RAM分为 8-11 8.3.1 RAM结构 v存储矩阵 v地址译码器 v读写控制电路 （I/O电路） RAM结构示意图 (行)地址译码器 (列)地址译码器 x y 存 储 矩 阵 读写控制电路 I/O A0 A1 Ai An-1 Ai1Ai2 读写(R/W) 片选(CS) 8-12 8.3.1 RAM结构 存储矩阵 v存储矩阵实际上就是存储体，由大量存储 单元按矩阵排列而成，存储矩阵的规模越大， 存储器存储容量越大 v存储矩阵中的

7、存储单元有静态单元和动态 单元两类，分别构成SRAM和DRAM v存储矩阵中一个基本存储单元能存储一位 二值数据，常将 n 个存储单元组合在一起构 成字长为 n 位的字，大多数存储器以一个字 为单位存取数据 8-13 8.3.1 RAM结构 地址译码器 v存储单元在存储矩阵中的物理空间位置标 识称为地址，用二进制代码表示称为地址码 v地址码和存储单元在存储矩阵中的物理空 间位置一一对应，给定一个确定的地址码， 就能找到一个确定的存储单元。对存储器进 行操作时，必须由地址译码器对地址码译码， 译码器输出相应的行线和列线的高电平，使 被选中单元与I/O电路接通，仅对被选中单元 进行读/写操作。这一

8、过程常称为寻址 v存储器地址码的位数n（地址输入线数）越 多可寻址数越多（2n个） ，存储容量越大 8-14 8.3.1 RAM结构 1048576(1024K=1M)20 524288(512K)19 262144(256K)18 131072(128K)17 65536(64K)16 32768(32K)15 16384(16K)14 8192(8K)13 4096(4K)12 2048(2K)11 1024(1K)10 可寻址数2n地址码位数n 地址码位数与寻址数关系 8-15 8.3.1 RAM结构 片选与读/写控制电路(I/O电路) EN 1 EN 1 EN 1 & D D I/O

9、R/WCS G2G1 G3 G4G5 CS0时， R/W1可进 行读操作； R/W0可进 行写操作 数字系统中的RAM一般 由多片组成，当系统每 次读/写时，仅仅针对其 中一片（或几片）操作， 片选输入端CS就是为此 而设置的，当CS1时， 读、写操作都被禁止 8-16 8.3.2 RAM存储单元 MOS静态存储单元 T3 T4 T6T2 T1 TjTj D Yj Xi T5 VDD D 位 线 位 线 存储 单元 8-17 8.3.2 RAM存储单元 MOS动态存储单元 T3 T4 T6 T2 T1 Tj D Yj Xi T5 VDD R 读 位 线 写 位 线 T4 存储 单元 CO &

10、& CO W 写行线 读行线 预充 脉冲 C 8-18 8.3.2 RAM存储单元 MOS动态存储单元 CO T D Xi CS 位 线 8-19 8.3.3 RAM集成芯片HM6264 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 HM 6264 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND VDD R/W CS2 A8 A9 A11 OE A10 CS1 I/O7 I/O6 I/O5 I/O4 I/O3 高阻悬浮1110输出禁止 高阻

11、悬浮0 维持 (未选中) 高阻悬浮1 维持 (未选中) 输入数据010 写 (选中) 输出数据1010 读 (选中) I/OR/WOECS2CS1工作状态 HM6264工作状态 8-20 8.3.4 RAM存储容量的扩展 位扩展 CS1 HM6264 I/O7I/O1I/O0VDD OE GND R/WA12 A0CS1 CS2 R/W A12 HM6264 I/O7I/O1I/O0VDD OE GND R/WA12 A0CS1 CS2 D0 D1D7D8D9D15 VDD A0 11 8-21 8.3.4 RAM存储容量的扩展 字扩展 ST R/W A12 D0 Y1 D7 A0 6264

12、I/O7I/O0VDD OE GND R/WA12 A0CS1 CS26264 I/O7I/O0VDD OE GND R/WA12 A0CS1 CS26264 I/O7I/O0VDD OE GND R/WA12 A0CS1 CS26264 I/O7I/O0VDD OE GND R/WA12 A0CS1 CS2 VDD A0 A1A13 A14 Y2 Y3 Y0 1 BIN/OCT 8-22 8.3.4 RAM存储容量的扩展 0 0000 0000 0000 1 1111 1111 1111 1 1 0 0000 0000 0000 1 1111 1111 1111 1 0 0 0000 000

13、0 0000 1 1111 1111 1111 0 1 0 0000 0000 0000 1 1111 1111 1111 0 0 CS1有效的芯片 A12 A11 A0 A14 A13 地 址 范 围 各芯片地址范围 8-23 8.4 只读存储器（ROM） 只读存储器简称 ROM，工作时只能读取不能写入数 据，是一种固定存储器，它所存储的数据即便在断 电后也不会丢失，常用于存储程序、函数表、字符、 常数、表格等需要长期存储的数据 v固定ROM ROM分为 v可编程ROM (PROM) (Programmable Read Only Memory) v可擦除可编程ROM (EPROM) (Er

14、asable Programmable Read Only Memory) v电可擦可编程ROM (EEPROM, E2PROM) (Electronics Erasable Programmable Read Only Memory) 8-24 8.4.1 固定ROM v固定ROM的结构与RAM 类似，由存储矩 阵、地址译码器和输出电路组成，各组成部 分的作用也类似。但是， ROM 不设输入电 路，且ROM的存储矩阵结构较为简单 v按存储矩阵中使用的器件分为，二极管 ROM、双极型三极管ROM和MOS管ROM v固定ROM中存储的数据是在芯片出厂之前 已经由生产厂商写入（即厂家编程），而且

15、是固定的，使用者只能读出数据不能改写 8-25 8.4.1 固定ROM 1 1 1 1 D0 A1 A0 D1 D2 D3 EN EN W1W0W2W3 R R R R 地 址 译码器 存储矩阵 1 1 1 1 1 1 D0 A1 A0 D1 D2 D3 +VCC EN EN W1W0W2W3 RRRR R R R R 字 线 位线 D0 A1 A0 D1 D2 D3 1 1 与阵列 或阵列 1 & 1 1 1 111111 011101 100010 000000 D0D1D2D3A0A1 ROM地址与输出的关系 D0 A1 A0 D1 D2 D3 1 1 1 W D VDD 8-26 8.

16、4.2 可编程ROM（PROM） Wi Dj Yj VCC AW AR DZ Wi Dj Yj AW AR DZ Wi Dj Yj VCC AW AR DZ Wi Dj Yj AW AR DZ 熔丝型 反熔丝型 PROM在出厂前，存储内容全为1（或全0），用户 按需要可以对某些单元进行一次性改写（即用户一 次编程），其结构和读操作都与固定ROM相似 8-27 8.4.3 可擦除可编程ROM（EPROM） 和电可擦可编程ROM（EEPROM） Wi Yj 位 线 叠层栅MOS管 NN P型硅衬底 SD G 控制栅 浮栅 SiO2 EPROM存储单元结构 8-28 在漏源极间加高压(+25V)，沟

17、道内形成雪崩击 穿，而控制栅加正脉冲( 25V/50ms)，吸引部分 高能电子穿透SiO2绝缘层，被浮栅俘获并聚集 于浮栅，当去掉高压电源后，由于包围浮栅的 SiO2的高绝缘性能，被俘获电子难以泄漏并将 长期保存，使浮栅带上负电，该负电压的存在， 必须施加比阈值电压VGS(th)更高的控制栅电压 才能抵消浮栅上负电荷的作用，而形成导电沟 道。正常工作时5V的控制栅电压不能再使管 子导通，说明该存储单元被长期写入0。如此， 可将全部该写0的单元写0，实现用户编程 8.4.3 可擦除可编程ROM（EPROM） 和电可擦可编程ROM（EEPROM） EPROM存储单元编程 8-29 若要擦除所写入的

18、数据，可将其置于EPROM 擦除器产生的强紫外光照射之下，并持续一定 时间（几到十几分钟），浮栅上的电子通过紫 外光获得光子能量，而穿透绝缘层回到衬底中， 芯片又恢复到全部存储单元为1的初始状态。 该芯片又可以再一次被用户 改写编程（用户多次编程）， 数据可保存约10年。为区别 于固定ROM，这些可编程单 元在阵列图中的交叉点上用 “”表示，而不再用圆点 8.4.3 可擦除可编程ROM（EPROM） 和电可擦可编程ROM（EEPROM） EPROM存储单元擦除 Wi Yj 8-30 8.4.3 可擦除可编程ROM（EPROM） 和电可擦可编程ROM（EEPROM） EEPROM存储单元结构 N

19、N P型硅衬底 SD G 擦写栅 浮栅 SiO2 SiO2极薄层 Wi Yj 位 线 D1 S1 T2 G1 8-31 8.4.3 可擦除可编程ROM（EPROM） 和电可擦可编程ROM（EEPROM） 快闪存储器(Flash Memory) NN P型硅衬底 SD G浮栅 SiO2 隧道区 Wi Yj 位 线 D S VSS G 8-32 8.4.4 用ROM实现组合逻辑函数 vROM中的地址译码器实际上是与门阵列， 存储矩阵实际上是或门阵列，因此从概念上 说ROM是组合逻辑电路，ROM可实现组合逻 辑函数，若把地址当作逻辑函数的输入变量， 则地址译码器的输出端对应产生输入变量的 全部最小项

20、，而存储矩阵则将有关最小项相 或后得到输出变量。ROM拥有几个数据输出 端就可产生几个逻辑函数输出 v用ROM实现组合逻辑电路的方法很简单， 只要列出该函数的真值表，将全部最小项相 或，即可直接画出存储矩阵的阵列图 8-33 8.4.4 用ROM实现组合逻辑函数 例 用PROM构成将4位二进制码转换成循环码的码 制转换电路 解 列出4位二进制码转换成循环码的真值表 W15 1111 W7 1110 W14 0111 W6 0110 W13 1011 W5 1010 W12 0011 W4 0010 W11 1101 W3 1100 W10 0101 W2 0100 W9 1001 W1 100

21、0 W8 0001 W0 0000 WiWiB2B3B1B0G2G3G1G0B2B3B1B0G2G3G1G0 0010 1010 1110 0110 0100 1100 1000 0000 0001 1001 1101 0101 0111 1111 1011 0011 8-34 8.4.4 用ROM实现组合逻辑函数 1111 & 1111 A3 A2 A1 A0 D3 D2 D1 D0 W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15 1111 & 1111 B3 B2 B1 B0 G3 G2 G1 G0 W0 W1 W2 W3 W4 W5 W6 W7 W