第4章 组合逻辑电路1

1、1 第四章第四章 组合逻辑电路组合逻辑电路 4.1概述概述 4.2组合电路的分析方法和设计方法组合电路的分析方法和设计方法 4.3若干常用的组合逻辑电路若干常用的组合逻辑电路 （用集成译码器、数据选择器实现组（用集成译码器、数据选择器实现组 合电合电 路的设计）路的设计） 4.4组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象 2 结构特点：结构特点：组合逻辑电路仅仅由门电路组成，电路中无记组合逻辑电路仅仅由门电路组成，电路中无记 忆元件，输入与输出之间无反馈。忆元件，输入与输出之间无反馈。 时序逻辑电路电路中有记忆元件，输入与输出时序逻辑电路电路中有记忆元件，输入与输出 之间有反馈。

2、之间有反馈。 4.1 概述概述 数字电路按其完成逻辑功能的不同特点，可划分为组合逻数字电路按其完成逻辑功能的不同特点，可划分为组合逻 辑电路和时序逻辑电路两大类。辑电路和时序逻辑电路两大类。 一、一、组合逻辑电路组合逻辑电路特点特点 组合逻辑电路（组合逻辑电路（功能特点功能特点）：）：该电路在任一时刻输出的该电路在任一时刻输出的 稳定状态，仅取决于该时刻的输入信号，而稳定状态，仅取决于该时刻的输入信号，而 与输入信号作用前电路所处的状态无关。与输入信号作用前电路所处的状态无关。 时序逻辑电路（时序逻辑电路（功能特点功能特点）：）：任一时刻的输出信号不但任一时刻的输出信号不但 取决于当时的输入信

3、号，而且还取决于电路取决于当时的输入信号，而且还取决于电路 原来所处的状态。原来所处的状态。 3 BA I CBAS BACBAC IO I CBA 输出信号输出信号S、CO仅仅与输入信号有关系仅仅与输入信号有关系。 例如例如： A B CI I C)BA( )BAC)BA( I BA 4 二、组合逻辑电路逻辑功能的描述：二、组合逻辑电路逻辑功能的描述： 真值表、逻辑函数式、逻辑图、卡诺图真值表、逻辑函数式、逻辑图、卡诺图 如上例：逻辑函数式、逻辑图如上例：逻辑函数式、逻辑图 见上页见上页 真值表真值表 卡诺图卡诺图 ABCISCO 00000 00110 01010 01101 10010

4、10101 11001 11111 BCI A 00011110 00 010 01 110 01 10 0 BCI A 00011110 00 001 10 101 11 11 1 S CO 功能功能全加器全加器 5 向量函数形式：向量函数形式： Y=F(A) )a ,a ,a(fY )a ,a ,a(fY )a ,a ,a(fY nmm n n 21 2122 2111 组合逻辑组合逻辑 电路电路 a1 an y1 ym 对于多输入多输出的逻辑函数的一般形式，如：对于多输入多输出的逻辑函数的一般形式，如： 组合电路研究的内容：组合电路研究的内容： 分析、设计分析、设计 给定逻给定逻 辑图辑

5、图 得到逻得到逻 辑功能辑功能 分析分析 给定逻给定逻 辑功能辑功能 画出画出 逻辑图逻辑图 设计设计 6 4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 分析组合逻辑电路分析组合逻辑电路,一般是根据已知的逻辑电路一般是根据已知的逻辑电路,找出其逻找出其逻 辑函数表达式辑函数表达式,或写出其真值表或写出其真值表,从而了解其电路的逻辑功能从而了解其电路的逻辑功能 有时分析的目的在于检验所设计的逻辑电路是否能实现预有时分析的目的在于检验所设计的逻辑电路是否能实现预 定的逻辑功能。定的逻辑功能。 分析过程一般包含分析过程一般包含4个步骤个步骤： 4.2.1 组合逻辑电路的分

6、析方法组合逻辑电路的分析方法 电路电路电路的逻辑功能电路的逻辑功能(真值表真值表) 7 例例1：分析下图的逻辑功能。分析下图的逻辑功能。 =1 0 1 1 F=A =0 1 0 1 F=B 选通电路选通电路 M=1时，时， F=A M=0时，时， F=B )BM()MA(F BMMA A B 二选一电路二选一电路 8 分析组合逻辑电路的一般步骤：分析组合逻辑电路的一般步骤： 用文字或符号标出各个门的输入或输出。用文字或符号标出各个门的输入或输出。 从输入端到输出端逐级写出输出函数对输入变量的逻辑从输入端到输出端逐级写出输出函数对输入变量的逻辑 函数表达式，也可由输出端向输入端逐级推导，最后得函

7、数表达式，也可由输出端向输入端逐级推导，最后得 到以输入变量表示的输出逻辑函数表达式。到以输入变量表示的输出逻辑函数表达式。 用逻辑代数或卡诺图化简或变换各逻辑函数表达式，或用逻辑代数或卡诺图化简或变换各逻辑函数表达式，或 列列 出真值表。出真值表。 根据真值表或逻辑函数表达式确定电路的逻辑功能。根据真值表或逻辑函数表达式确定电路的逻辑功能。 9 例例2：试分析如下图电路的逻辑功能。试分析如下图电路的逻辑功能。 .写出逻辑函数表达式写出逻辑函数表达式 DBADC DBADCY )()( 2 )()()( 1 ADCBDCCBD ADCBDCCBDY )()( 0 BDCD BDCDY 10 .

8、画出逻辑真值表画出逻辑真值表： 总结逻辑功能：总结逻辑功能： 可以看出，当可以看出，当DCBA表示的二表示的二 进制数小于或等于进制数小于或等于5时时Yo为为1， 这个二进制数大于这个二进制数大于5且小于且小于11 时时Y1为为1，当这个二进制数大，当这个二进制数大 于或等于于或等于11时时Y2为为1。 因此，因此，这个逻辑电路可以用来这个逻辑电路可以用来 判别输入的判别输入的4位二进制数数值位二进制数数值 的范围。的范围。 DBADCY 2 ADCBDCCBDY 1 BDCDY 0 11 4.2.2、组合逻辑电路的设计方法：、组合逻辑电路的设计方法： 根据给出的实际逻辑问题，求出实现这一逻辑

9、功能的根据给出的实际逻辑问题，求出实现这一逻辑功能的最简最简 单逻辑电路单逻辑电路。设计步骤如下：。设计步骤如下： 1.进行逻辑抽象，将一个实际的逻辑问题抽象为一个逻辑函数。进行逻辑抽象，将一个实际的逻辑问题抽象为一个逻辑函数。 首先分析所给实际逻辑问题的因果关系，将引起事件的原因定首先分析所给实际逻辑问题的因果关系，将引起事件的原因定 为输入变量，所产生的结果作为输出函数，然后定义逻辑状态为输入变量，所产生的结果作为输出函数，然后定义逻辑状态 的含义，再分别以的含义，再分别以0和和1给以逻辑赋值，画出真值表。给以逻辑赋值，画出真值表。 2.根据真值表可写出输出逻辑函数的根据真值表可写出输出逻

10、辑函数的“与或与或”表达式。表达式。 3.将输出逻辑函数表达式进行化简或变换。将输出逻辑函数表达式进行化简或变换。 4.根据化简或变换后的输出逻辑函数表达式，画出其逻辑图。根据化简或变换后的输出逻辑函数表达式，画出其逻辑图。 5.选定器件（门、选定器件（门、PLD ）、版图工艺设计。）、版图工艺设计。 包括设计机箱、面板、包括设计机箱、面板、 电源、显示电路、控制开关等等。最后还必须完成组装、测试。电源、显示电路、控制开关等等。最后还必须完成组装、测试。 基本基本 步骤步骤 公式法、图形法公式法、图形法 12 ABCABCCABBCAY 例例1 1 ：设计设计 三人表决电路，结果按三人表决电路

11、，结果按“少数服从多数少数服从多数”的原则决定的原则决定 （3）化简）化简: （2 2）由真值表写出逻辑表达式）由真值表写出逻辑表达式 ABCY 000 001 010 011 100 101 110 111 BC A 00011110 00 001 10 101 11 11 1 Y ACBCABY 解：（解：（1）列真值表：）列真值表： （4 4）画出逻辑图。）画出逻辑图。 0 0 0 1 0 1 1 1 13 画出逻辑图画出逻辑图 用与非门实现：用与非门实现： 将表达式转换成与非将表达式转换成与非与非表达式与非表达式 ACBCABY )ACBCAB( )AC()BC()AB( 用与或非门实

12、现：用与或非门实现： BC A 00011110 00 001 10 101 11 11 1 C ACBB AY )C ACBB A(Y 解解：设红、绿、黄灯分别用设红、绿、黄灯分别用A、B、C表示，且灯亮为表示，且灯亮为1，灯灭为，灯灭为 0。 结果用结果用Z表示，出故障表示，出故障Z=1，正常，正常Z=0。 例例2：设计一个监视交通信号灯工作状态的电路。正常工作状态：设计一个监视交通信号灯工作状态的电路。正常工作状态 下，红、绿、黄灯必须有一盏、而且只允许有一盏灯点亮。下，红、绿、黄灯必须有一盏、而且只允许有一盏灯点亮。 ABCZ 0001 0010 0100 0111 1000 1011

13、 1101 1111 真值表真值表 BC A 00011110 01 101 10 101 11 11 1 卡诺图卡诺图 表达式表达式 ACBCABCB AZ 逻辑图逻辑图 )(ACBCABCBAZ 与非与非表达式与非与非表达式 ACBCABCBAZ )()()()(ACBCABCBA 与或非表达式与或非表达式 BC A 00011110 01 101 10 101 11 11 1 CABBCACBAZ )(CABBCACBAZ A B C A B C 16 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路 4.3.1 4.3.1 编码器编码器 二进制编码二进制编码将特定的逻辑信号编为一组

14、二进制代码。将特定的逻辑信号编为一组二进制代码。 编码器编码器能够实现编码功能的逻辑电路称为编码器。能够实现编码功能的逻辑电路称为编码器。 2 2个信号个信号 用用1 1位二进制信号进行编码位二进制信号进行编码 4 4个信号个信号用用2 2位二进制信号进行编码位二进制信号进行编码 8 8个信号个信号用用3 3位二进制信号进行编码位二进制信号进行编码 一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少需要n位二进制数编码。位二进制数编码。 N和和n之间满足下列关系之间满足下列关系: 2 2n nN N 编码器、译码器、数据选择器、数值比较器、加法器等等编码器、译码器、数据选择器、数值

15、比较器、加法器等等 17 N=2n n 位二进制普通编码器位二进制普通编码器 N=10 二二-十进制普通编码器十进制普通编码器 编编 码码 器器 普通普通 编码器编码器 优先优先 编码器编码器 任何时刻只允许输入一个编码信号任何时刻只允许输入一个编码信号 任何时刻可输入多个编码信号，但任何时刻可输入多个编码信号，但 编码器只对其中优先级别最高的信编码器只对其中优先级别最高的信 号进行编码。号进行编码。 N=2n n 位二进制优先编码器位二进制优先编码器 N=10 二二-十进制优先编码器十进制优先编码器 18 一、普通编码器一、普通编码器 2位二进制普通编码器：位二进制普通编码器： 4个输入，个

16、输入，2个输出个输出 可列出真值表：可列出真值表： I0I1I2I3Y1Y0 1000 0100 0010 0001 0000 0011 0101 0110 0111 1001 1010 1011 1100 1101 1110 1111 0 0 0 1 1 0 1 1 I0 I1 I2 I3 Y0 Y1 编编 码码 器器 19 I2I3 I0I1 00011110 0011 010 11 100 I2I3 I0I1 00011110 0010 011 11 100 Y1=I2+I3 Y0=I1+I3 电路图：电路图： I0I1I2I3Y1Y0 1000 0100 0010 0001 0 0 0

17、 1 1 0 1 1 I3 I2 I1 Y0 Y1 I0 20 任何时刻只允许输入一个信号：任何时刻只允许输入一个信号：变量互相排斥的逻辑函数变量互相排斥的逻辑函数 变量互相排斥的逻辑函数真值表可以简化。变量互相排斥的逻辑函数真值表可以简化。 I0I1I2I3Y1Y0 100000 010001 001010 000111 0000 . . 1111 输入输入Y1Y0 I000 I101 I210 I311 Y1=I2+I3 Y1=I2+I3 Y0=I1+I3 Y0=I1+I3 3 3位二进制编码器有位二进制编码器有8 8个输入端，个输入端，3 3个输出端，所以常称为个输出端，所以常称为 8

18、8线线33线编码器。线编码器。 3 3位二进制编码器位二进制编码器 真值表：（输入为高电平有效）真值表：（输入为高电平有效） 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输输 入入编编 码码 输输 出出 Y1Y0Y2 I6I3I7I2I0I4I1I5 I0 I1 I2 I3 Y0 Y2 编编

19、 码码 器器 I4 I5 I6 I7 Y1 22 简化真值表：简化真值表： Y2Y1Y0 I0 I1 I2 I3 I4 I5 I6 I7 76542 IIIIY 76321 IIIIY 75310 IIIIY 表达式表达式 电路图电路图 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 0 11 1 1 I3I2I1I6I5I4I7 Y2 Y0 Y1 允许同时输入两个以上信号，不过在设计优先编码器时，允许同时输入两个以上信号，不过在设计优先编码器时， 事先要对输入信号按优先顺序排队，当几个信号同时输入时，事先要对输入信号按优先顺序排队，当几个信号同时输入时， 只对其中优先

20、权最高的一个进行编码。只对其中优先权最高的一个进行编码。 二优先编码器二优先编码器 输入信号：输入信号：I3、I2、I1、I0 优先级别：高优先级别：高 低低 输入信号高电平有效输入信号高电平有效 可列出真值表：可列出真值表： I0I1I2I3Y1Y0 1 10 100 1000 写出表达式写出表达式: 232331 IIIIIY 12312330 IIIIIIIY 4线线-2线优先编码器：线优先编码器： 1 1 1 0 0 1 0 0 画出电路图：画出电路图： I3 I2 Y1 I1 Y0 I0I1I2I3Y1Y0 111 1010 10001 100000 输入信号低电平有效输入信号低电平

21、有效 输入信号高电平有效输入信号高电平有效 I0I1 I2 I3 Y1 Y0 000 0101 01110 011111 I3 I2 Y1 I1 Y0 25 8个输入个输入I0I7，3个输出个输出Y2、Y1、Y0，输入高电平有效。，输入高电平有效。 输入信号以输入信号以I7的优先权最高，的优先权最高，I0的优先权最低。的优先权最低。 4567 IIII 245 345671 III IIIIIY 1246 3465670 IIII IIIIIIY 电路图电路图：用与、或门实现：用与、或门实现 （略）略） 8线线3线优先编码器线优先编码器 4567 5676772 IIII IIIIIIY 00

22、00 0000000问题问题 若输入低电平有效若输入低电平有效 )( 45672 IIIIY )( 245345671 IIIIIIIIY )( 12463465670 IIIIIIIIIIY 电路图：电路图： 用三个与或非门实现。用三个与或非门实现。 11111111111 7 6 5 4 3 2 1 0 IIIIIIII 0 1 2 YYY 27 6 421 6 435 67 0 5 42 3 4567 1 4567 2 )( )( )( SIIIIIIIIIIY SIIIIIIIIY SIIIIY 选通信号选通信号 )( 245345671 IIIIIIIIY )( 1246346567

23、0 IIIIIIIIIIY )( 45672 IIIIY 加选通信号加选通信号S S = 0时电路工作时电路工作 S =1时电路不工作时电路不工作 加选通输出端构成加选通输出端构成 集成集成8线线优线线优 先编码器先编码器 集成集成8线线线线 优先编码器：优先编码器： 74HC148 S 选通输入选通输入 控制端：控制端： S Y 选通输选通输 出端：出端： EX Y扩展端：扩展端： 附附 加加 输输 出出 信信 号号 29 )(SYY SEX S Y EX Y S选通输入控制端选通输入控制端： 选通输出端选通输出端： 扩展端扩展端： 1 S 0 S时，电路工作时，电路工作 时，电路不工作时，

24、电路不工作111 012 YYY 0 S Y 0 EX Y时，电路工作，时，电路工作，有有编码信号输入。编码信号输入。 扩展电路功能：扩展电路功能： G 门、 门、G 门、 门、G 门组成控制电路。 门组成控制电路。 时，电路工作，但时，电路工作，但无无编码信号输入编码信号输入 111 012 YYY 1 S Y时电路不工作或电路工作且时电路不工作或电路工作且有有编码信号输入编码信号输入 1 EX Y时电路不工作或工作时电路不工作或工作无无编码信号输入。编码信号输入。 30 74HC148的真值表：的真值表： 不工作不工作 工作、无编码工作、无编码 工工 作、作、 有有 编编 码码 0 1 2 YYY 7 6 5 4 3 2 1 0 IIIIIIIIS EXS YY 31 74HC148集成电路集成电路 图形符号图形符号 0 1 2 3 4 5 6 7 IIIIIIII 74LS148集成电路集成电路 外引线排列外引线排列 74LS148 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 GND VCC 1 2 7 6 5 4 YYSIIII 0 0 1 2 3 YIIIIYY EXS 32 例：例：试