数电-数字钟设计

1、数字钟设计 一、实验目的一、实验目的 1、掌握计数器相互级联的方法。 2、了解数字钟的组成及工作原理。 3、熟悉数字钟的设计与调试方法。 二、实验原理 数字电子钟一般由振荡器、分频器、计数器、译码器、显示器、校 时电路等几部分组成。其逻辑框图如图1-1所示。 （1）晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波 信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是 数字显示的电子钟都使用了晶体振荡器电路。 （2）分频器电路 分频器电路将32768z的高频方波信号经32768（15）次分频后得 到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器

2、。 （3）时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及 时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个 位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十 位计数器为12进制计数器。 （4）译码器和显示器 译码器将计数器输出的8421BCD码译成七段显示控制信号，由七段 显示器显示输出。 （5）校时电路 校时电路用来对“秒”、“分”、“时”进行校准。 三、设计任务及要求 设计任务：设计一个有“时”、“分”、“秒”(23小时59分59秒)显示 的电子钟。 设计要求： 1、画出电路原理图（或仿真电路图）。 2、用中小规模集成电路组成电子钟，并

3、在实验箱上进行组装、 调试。 3、计时以数字形式显示时、分和秒的时间；小时的计时要求 为24制或（“12翻1”），分和秒的时间要求为60进制。 4、写出设计实验总结报告。 任意进制计数器的构成任意进制计数器的构成方法方法 1、 M N 的情况 用多片 N 进制集成计数器组合起来才能构成 M 进制计数器。 各片之间（或称为各级之间）的连接方式可分为串行进位方式、 并行进位方式、整体置零方式和整体置数方式几种。 若 M 可以分解为若干个因数相乘，即 （ N i N ），则可以采用 串行进位方式或并行进位方式将各个 N i 进制计数器连接起来， 构成 M 进制计数器。在串行进位方式中，以低位片的进位

4、输出信 号作为高位片的时钟输入信号；在并行进位方式中，以低位片的 进位输出信号作为高位片的工作状态控制信号，所有芯片的 CP 输入端同时接计数输入信号。 若M不可以分解为若干个因数相乘时，就必须采取整体置零方式或 整体置数方式来构成 M 进制计数器。其原理与 M N 的情况类 似，首先将若干片 N 进制计数器按最简单的连接方式接成一个大 于 M 进制的计数器，然后在选定的某一状态下译出置零（或置数） 信号，通过反馈线使所有 N 进制计数器同时置零（或置入适当的 数据），跳过多余的状态，从而获得 M 进制计数器。 & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT

5、 Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 1 0 0 1 CR 1 LD VDD & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 0 1 0 1 CR 1 LD VDD 进进 位位 信信 号号 CP 串行进位（异步）串行进位（异步） 优点优点：简单；：简单；缺点缺点：速度较慢：速度较慢 六十进制计数器六十进制计数器 & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161(1) 1

6、0 0 1 CR 1 LD VDD & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161(2) 0 1 0 1 CR 1 LD VDD 进进 位位 信信 号号 & CP VDD & 六十进制计数器六十进制计数器并行进位（同步）并行进位（同步） 优点：优点：速度较快；速度较快；缺点：缺点：较复杂较复杂 注意事项 1、根据实验室提供的芯片设计或修改电路，正确使 用所用芯片的使能端。 2、所用线材应先检测其通断情况，再接入电路。 3、CP由函数信号发生器提供。（TTL输出，频率 为1Hz） 4、改接电路必须断开电源。 四、设计实验报告要求: 1、简单叙述设计过程（原理、方案）。 2、画出完整的电路原理图。 3、说明调试过程。 4、列出设计和调试中出现的问题及解决方 法。 5、心得体会。 同步计数器芯片型号和功能同步计数器芯片型号和功能 下周实验