半导体集成电路_0双极型集成电路

1、2021-7-31 2021-7-32 2021-7-33 VBE VBC 饱和区饱和区反向工作区反向工作区 截止区截止区正向工作区正向工作区 ( (正偏正偏) )( (反偏反偏) ) ( (正偏正偏) )( (反偏反偏) ) C B E npn IB IC IE IE=IB+IC IB IC IE IC=IB+IE C B E VCES C B E 2021-7-34 简易简易TTL与非门与非门 与非门与非门 A B C R1R2 VCC VO B1 B2 T1 T2 两管单元两管单元TTL与非门与非门 2021-7-35 简易简易TTL与非门与非门 A B C R1R2 VCC VO B1

2、 B2 T1 T2 两管单元两管单元TTL与非门工作原理与非门工作原理 R1R2 VCC B1 A B C 4K4K 4K4K 几个假设：几个假设： 1.发射极正向压降，当晶体管正向工作时，取发射极正向压降，当晶体管正向工作时，取VbeF=0.7V，而当晶体管饱和时，而当晶体管饱和时， 取取VbeS=0.7V. 2.集电结正向饱和压降，取集电结正向饱和压降，取VbcF=0.60.7V。 3.晶体管饱和压降，当晶体管饱和压降，当T1管深饱和时，因管深饱和时，因Ic几乎为零，取几乎为零，取VceS0.1V，其余管子取，其余管子取 VceS0.3V 2021-7-36 简易简易TTL与非门与非门 1

3、. 1. 输入信号中至少有一个为低电平的情况输入信号中至少有一个为低电平的情况 R1R2 VCC B1 A B C 1V VOL=0.3V VOL=0.3V VB1 =VBE1+VOL =0.3V+0.7V =1V VB1被嵌位在被嵌位在1V IB1=(VCC-1V)/R1 =5V-1V/4K=1mA 4K4K IC1 B2 T2管截止管截止,VOH=VCC-IOHR2 输出高电平时电路供给负载门的电流输出高电平时电路供给负载门的电流 0.4V IOH T2管的集电结反偏，管的集电结反偏，Ic1很小，很小， 满足满足IB1 Ic1，T1管深饱和，管深饱和， VOCS1=0.1V，VB2=0.4

4、V 2021-7-37 简易简易TTL与非门与非门 2. 2. 输入信号全为高电平输入信号全为高电平 R1R2 VCC B1 A B C 1.4V VOH=5V VB1 =VBC1+VBE2 =0.7V+0.7V =1.4V VB1被嵌位在被嵌位在1.4V 4K4K IC1 B2 VOH=5V T1T1管的发射结反偏管的发射结反偏, ,集电结正偏集电结正偏, , 工作在反向有源区工作在反向有源区, ,集电极电流集电极电流 是流出的是流出的,T2管的基极电流为管的基极电流为: : IB2=-=-IC1= =IB1+ +b bIB1IB1（b b0.01) IB1=(VCC-VB1)/R1 =5V

5、-1.4V/4K=0.9mA IB20.9mA T2T2管饱和，管饱和，T2T2管的饱和电压管的饱和电压VCES= =0.3V VOL=0.3V 2021-7-38 A B C R1R2 VCC VO B1 B2 T1 T2 0.7V T1管工作在反向放大区管工作在反向放大区 假设假设:F=20, R=0.02 IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA -IE1=RIB1=0.02*0.9=0.018mA -IC1=(R+1)IB1=0.918=IB2 假设假设T2管工作在正向放大区管工作在正向放大区 2 22 0.9,20 20 0.918 BF CFB ImA

6、IImA b b 在R2上产生的压降为18mA*4K=72V 4K4K 不成立不成立 2021-7-39 两管单元两管单元TTL与非门的静态特性与非门的静态特性 电压传输特性电压传输特性 VO(V) VOH VOL Q1 Vi(V) Q2 1 i O V V Q1,Q2 n 截止区截止区 n 过渡区过渡区 n 导通区导通区 VOH: :输出电平为逻辑输出电平为逻辑”1 1”时的最大输出电压时的最大输出电压 VOL: :输出电平为逻辑输出电平为逻辑”0 0”时的最小输出电压时的最小输出电压 VIL: :仍能维持输出为逻辑仍能维持输出为逻辑”1 1”的最大输入电压的最大输入电压 VIH: :仍能维

7、持输出为逻辑仍能维持输出为逻辑”0 0”的最小输入电压的最小输入电压VIL VIH 2021-7-310 VOHVOLVILVOHVIHVOL 噪声噪声 最大允许最大允许 电压电压 噪声噪声 最小允许最小允许 电压电压 2021-7-311 高噪声容限 低噪声容限 不定区不定区 VIH VIL 1 0 VOH VOL VNMH VNML Gate Output Gate Input VNML=VIL-VOL VNMH=VOH-VIH 2021-7-312 有效低电平输出有效低电平输出 Vin 输入低电平输入低电平 有效范围有效范围 0 VIL 有效高电平输出有效高电平输出 Vout 输入高电平

8、输入高电平 有效范围有效范围 VIH VDD 过渡区过渡区 VOH VOL 噪声 噪声幅值VOLVIL噪声幅值 VIL-VOL 高电平高电平 噪声 噪声幅值VIHVOH噪声幅值0.6V; 0.6V VNMH=VOH-VIH VNML=VIL-VOL VNML=0.6V-0.3V=0.3V 两管单元非门的噪声容限 A R1R2 VCC VO B1 B2 T1 T2 2021-7-316 简易简易TTL与非门与非门 R1R2 VCC B1 A B C 1V VOL=0.3V VOL=0.3V VB1 =VBE1+VOL =0.3V+0.7V =1V VB1被嵌位在被嵌位在1V IB1=(VCC-1

9、V)/R1 =5V-1V/4K=1mA 4K4K IC1 B2 T2管截止管截止,VOH=VCC-IOHR2 输出高电平时电路供给负载门的电流输出高电平时电路供给负载门的电流 0.4V IOH 2. 负载能力负载能力 2021-7-317 两管单元两管单元TTL与非门的静态特性与非门的静态特性- -负载能力负载能力 . . . 能够驱动多少个能够驱动多少个 同类负载门正常工作同类负载门正常工作 NN扇出 2021-7-318 A B C R1R2 VCC B1 B2 T1 T2 4K4K 1. 求低电平输出时的扇出求低电平输出时的扇出 解： 负载电流IC=NNIIL VCC VO T1 T2

10、4K4K VCC VO T1 T2 4K4K 。 。 。 IIL N个 IC IIL IIL=(VCC-VBES)/R1=(5V-0.7V)/4K1.1mA )()( 2 222ILN OLCC OLRCB IN R VV SIISSII b mAISKRRV BOL 9 . 0, 4,4, 3 . 0,20 221 b 设： 解得：NN3 2021-7-319 A B C R1R2 VCC B1 B2 T1 T2 4K4K 2. 求高电平输出时的扇出求高电平输出时的扇出 要求保证输出高电平要求保证输出高电平3V3V 解： 负载电流IC=NNIIH VCC VO T1 T2 4K4K VCC

11、VO T1 T2 4K4K 。 。 。 IIH N个 IC IIH IIH=-IE=0.018mA VOH=VCC-ICR2 3V NN=25 2 22 53 535353 27 0.0184 C HIHH IH I R N IN RIRmAK 25 2021-7-320 A B C R1R2 VCC VO B1 B2 T1 T2 两管单元两管单元TTL与非门的静态特性与非门的静态特性 3. 直流功耗直流功耗P=ICC*VCC 静态功耗：电路导通和截止时的功耗 1.空载导通电源电流 ICCL : mA R VV R VV III OLCCBCC RRCCL 1 . 2 21 1 21 2.空载

12、截止电源电流 ICCH : mA R VV II BCC RCCH 1 . 1 1 1 1 3.电路 平均静态功耗： mW VIIVIP CCCCHCCLCCCC 8 )( 2 1 4K4K 2021-7-321 A B C R1R2 VCC VO B1 B2 T1 T2 两管单元两管单元TTL与非门的瞬态特性与非门的瞬态特性 延迟时间延迟时间 下降时间下降时间 存储时间存储时间 上升时间上升时间 t0 t0 t0t1t2t3t4t5 td=t1-t2 tf=t2-t1 ts=t4-t3 tr=t5-t6 2021-7-322 平均传输延迟时间平均传输延迟时间t tpd pd 导通延迟时间导通

13、延迟时间t tPH PHL L ：输入波形上升沿的 输入波形上升沿的50%50%幅值处到幅值处到 输出波形下降沿输出波形下降沿50% 50% 幅值处所需要的时间，幅值处所需要的时间， 截止延迟时间截止延迟时间t tPLH PLH：从输 从输 入波形下降沿入波形下降沿50% 50% 幅值幅值 处到输出波形上升沿处到输出波形上升沿 50% 50% 幅值处所需要的时幅值处所需要的时 间，间， 平均传输延迟时间平均传输延迟时间t tpd pd： 2 t t t PHLPLH pd 通常通常t tPLH PLH t tPHL PHL，t tpdpd越小， 越小， 电路的开关速度越高。电路的开关速度越高。

14、 输入信号输入信号VI 输出信号输出信号V0 返回返回 2021-7-323 简易简易TTL与非门的版图与非门的版图 接触孔 集电区 基区 发射区 电阻 电源线 VCC VSS 2021-7-324 A B C R1R2 VCC VO B1 B2 T1 T2 简易简易TTLTTL与非门的缺点与非门的缺点 1.1.输入抗干扰能力小输入抗干扰能力小 2.2.电路输出端负载能力弱电路输出端负载能力弱 3.I3.IB2 B2太小，导通延迟改善小 太小，导通延迟改善小 四管单元与非门四管单元与非门 2021-7-325 典型四管单元典型四管单元TTL与非门与非门 A B C R1R2 VCC VO B1

15、 B2 T1 T2 T3 T5 R3 A B C R1R2 VCC VO B1 B2 T1 T2 R5 2021-7-326 典型四管单元典型四管单元TTL与非门与非门 A B C R1R2 VCC VO B1 B2 T1 T2 T3 T5 T2管使电路低电平噪声容限管使电路低电平噪声容限VNML提高了一个结压降，因此电提高了一个结压降，因此电 路抗干扰能力增强。路抗干扰能力增强。 T3、T5构成推挽输出（又称图腾柱输出），使电路负载能力构成推挽输出（又称图腾柱输出），使电路负载能力 增强。增强。 T5基极驱动电流增大，电路导通延迟得到改善。基极驱动电流增大，电路导通延迟得到改善。 A B C

16、 R1R2 VCC VO B1 B2 T1 T2 电平移位作用电平移位作用 R3 R4 180 2021-7-327 A B C R1R2 VCC VO B1 B2 T1 T2 两管单元两管单元TTL与非门与非门 u 电路抗干扰能力小电路抗干扰能力小 u 电路输出端负载能力弱电路输出端负载能力弱 u IB2小，导通延迟较大小，导通延迟较大 四管单元四管单元TTL与非门与非门 T2管的引入提高管的引入提高 了抗干扰能力了抗干扰能力 有源负载的引入有源负载的引入 提高了电路的负提高了电路的负 载能力载能力 A B C R1R2 VCC VO B1 B2 T1 T2 T5 2021-7-328 A

17、B C R1R2 VCC VO B1 B2 T1 T2 T5 电路导通时，T2、T5饱和 VO=VOL 这时，T2管的集电极和 输出之间的电位差为： VC2-VO=VCES2+VBES5-VCES5VBES5=0.8V T5和D不能同时导通 D起了电平移位的作用 R5 T3 2021-7-329 A B C R1R2 VCC VO B1 B2 T1 T2 T5 R5 T3 R1R2 VCC VO B1 B2 T1 T2 T5 R5 T4 A B T3 T3、T4管构成达林顿管，管构成达林顿管，T4管不会进入饱和区管不会进入饱和区 反向时反向时T4管的基极有泄放电阻，使电路的平均管的基极有泄放电

18、阻，使电路的平均 延迟时间下降延迟时间下降 四管单元四管单元TTL与非门与非门五管单元五管单元TTL与非门与非门 2021-7-330 5 5管单元管单元TTLTTL与非门电路与非门电路 输入级由多发射极晶体输入级由多发射极晶体 管管T1和基极电组和基极电组R1组成，组成， 它实现了输入变量它实现了输入变量A、 B、C的与运算的与运算 输出级：由输出级：由T3、T4、T5和和R4、R5组成组成 其中其中T3、T4构成复合管，与构成复合管，与T5组成推组成推 拉式输出结构。具有较强的负载能力拉式输出结构。具有较强的负载能力 中间级是放大级，由中间级是放大级，由T2、R2 和和R3组成，组成，T2

19、的集电极的集电极C2和和 发射极发射极E2可以分提供两个相可以分提供两个相 位相反的电压信号位相反的电压信号 2021-7-331 TTLTTL与非门工作原理与非门工作原理 输入端至少有一个接低输入端至少有一个接低 电平电平 0 .3V 3 .6V 3 .6V 1V 3 .6V T T1 1管管:A:A端发射结导通，端发射结导通，V Vb1 b1 = V= VA A + V + Vbe1 be1 = 1V = 1V， 其它发射结均因反偏而截其它发射结均因反偏而截 止止. . be4be3C2OH VVVV 5-0.7-0.7=3.6V V Vb1 b1 =1V, =1V,所以所以T T2 2、

20、T T5 5截止截止, , V VC2 C2Vcc=5V, Vcc=5V, T T3 3： ：微饱和状态。 微饱和状态。 T T4 4： ：放大状态。 放大状态。 电路输出高电平为：电路输出高电平为： 5V 2021-7-332 输入端全为高电平输入端全为高电平 3 .6V 3 .6V 2.1V 0 .3V T T1 1:V:Vb1 b1= V = Vbc1 bc1+V +Vbe2 be2+V +Vbe5 be5 = = 0.7V0.7V3 = 2.1V3 = 2.1V 因此输出为逻辑低电平因此输出为逻辑低电平 V VOL OL=0.3V =0.3V 3 .6V 发射结反偏而集电发射结反偏而集

21、电极正偏正偏. . 处于反向放大状态处于反向放大状态 T T2 2：饱和状态：饱和状态 T T3 3：V Vc2 c2=V =Vces2 ces2+Vbe51V +Vbe51V， 使使T3T3导通，导通， V Ve3 e3=V =Vc2 c2-V -Vbe3 be3=1-0.70.3V =1-0.70.3V， 使使T4T4截止截止。 T T5 5：饱和状态，：饱和状态， TTLTTL与非门工作原理与非门工作原理 2021-7-333 输入端全为高电平，输入端全为高电平， 输出为低电平输出为低电平 输入至少有一个为输入至少有一个为 低电平时，输出为高低电平时，输出为高 电平电平 由由此可见电路的

22、输此可见电路的输 出和输入之间满足出和输入之间满足 与非逻辑关系与非逻辑关系 ABCF T T1 1： ：反向放大状态 反向放大状态 T T2 2：饱和状态：饱和状态 T T3 3：导通状态：导通状态 T T4 4：截止状态：截止状态 T T5 5：深饱和状态：深饱和状态 T T2 2：截止状态：截止状态 T T3 3：微饱和状态：微饱和状态 T T4 4：放大状态：放大状态 T T5 5：截止状态：截止状态 TTLTTL与非门工作原理与非门工作原理 2021-7-334 TTLTTL与非门工作速度与非门工作速度 存在问题：存在问题：TTL门电路工作速度门电路工作速度相对于相对于MOSMOS较

23、快，但由较快，但由 于当输出为低电平时于当输出为低电平时T T5 5工作在深度饱和状态，当输出工作在深度饱和状态，当输出 由低转为高电平，由于在基区和集电区有存储电荷不由低转为高电平，由于在基区和集电区有存储电荷不 能马上消散，而影响工作速度能马上消散，而影响工作速度。 改进型改进型TTLTTL与非门与非门 可能工作在饱和状可能工作在饱和状 态下的晶体管态下的晶体管T1、T2、 T3、T5都用带有肖特都用带有肖特 基势垒二极管（基势垒二极管（SBD） 的三极管代替，以限的三极管代替，以限 制其饱和深度，提高制其饱和深度，提高 工作速度工作速度 2021-7-335 n-epi P-Si P+

24、P+ S n+ E p n+ B n+-BL C B 2021-7-336 返回返回 改进型改进型TTLTTL与非门与非门 增加增加有源泄放电路有源泄放电路 1、提高工作速度、提高工作速度 由由T6、R6和和R3构成构成 的有源泄放电路来的有源泄放电路来 代替代替T2射极电阻射极电阻R3 减少了电路的开启时间减少了电路的开启时间 缩短了电路关闭时间缩短了电路关闭时间 2、提高抗干扰能力提高抗干扰能力 T2、T5同时导通，因同时导通，因 此电压传输特性曲线此电压传输特性曲线 过渡区变窄，曲线变过渡区变窄，曲线变 陡，输入低电平噪声陡，输入低电平噪声 容限容限VNL提高了提高了0.7V左左 右右

25、2021-7-337 TTLTTL“与非与非”门的静态特性及主要参数门的静态特性及主要参数 电压传输特性电压传输特性 TTLTTL“与非与非”门输入电压门输入电压V VI I与输出电压与输出电压V VO O之间的关系曲线，之间的关系曲线， 即即 V VO O = f = f（V VI I） 截 止 区截 止 区 当当 V V I I 0 . 6 V 0 . 6 V ， V Vb1 b11.3V 1.3V时，时，T T2 2、T T5 5截止，截止， 输出高电平输出高电平V VOH OH = 3.6V = 3.6V 线性区当线性区当0.6VV0.6VVI I1.3V1.3V， 0.7VV0.7V

26、V b2 b2 1.4V1.4V时，时，T T2 2 导通，导通，T T5 5仍截止，仍截止，V VC2 C2随 随V Vb2 b2 升高而下降，经升高而下降，经T T3 3、T T4 4两两 级射随器使级射随器使V VO O下降下降 转折区转折区 饱和区饱和区 返回返回 2021-7-338 VIL VOH VIH VOL TTLTTL“与非与非”门的静门的静 态特性及主要参数态特性及主要参数 抗干扰能力（噪声容限）抗干扰能力（噪声容限） V IL： ：保证输出为标准高电平保证输出为标准高电平VOH的的最大最大输入输入低低电平值电平值 VIH： ：保证输出为标准低电平保证输出为标准低电平VO

27、L的的最小最小输入高电平值输入高电平值 低电平噪声容限低电平噪声容限V NL： ： V NL= V IL - VOL 高电平噪声容限高电平噪声容限V NH： ： V NH= V IH - VOH 2021-7-339 TTLTTL“与非与非”门的静态特性及主要参数门的静态特性及主要参数 输入特性输入特性 输入电流与输入电压之间的关系曲线，即输入电流与输入电压之间的关系曲线，即II = f（VI） 假定输入电流假定输入电流II流流 入入T1发射极时方向发射极时方向 为正，反之为负为正，反之为负 1. 1. 输入短路电流输入短路电流ISD（也叫输入低电平电流（也叫输入低电平电流IIL） 当当VIL

28、 = 0V时由输入端流出的电流时由输入端流出的电流 mA 4 . 1 K 3 7 . 05 R VV I 1 be1CC IL 前级驱动门导通时，前级驱动门导通时，IIL将灌将灌 入前级门，称为灌电流负载入前级门，称为灌电流负载 2. 2. 输入漏电流输入漏电流IIH（输入高电平电流）（输入高电平电流） 指一个输入端接高电平，其余输入端接低电平，经该输指一个输入端接高电平，其余输入端接低电平，经该输 入端流入的电流。约入端流入的电流。约10AA左右左右 返回返回 2021-7-340 扇入系数扇入系数N Ni i和扇出系数和扇出系数N NO O 1. 1. 扇入系数扇入系数N Ni i是指合格

29、的输入端的个数是指合格的输入端的个数 2. 2. 扇出系数扇出系数N NO O是指在灌电流（输出低电平）状态是指在灌电流（输出低电平）状态 下驱动同类门的个数。下驱动同类门的个数。 ILOLmaxO /IIN 其中其中I IOLmax OLmax为最大允许灌电流， 为最大允许灌电流，,I,IIL IL是一个负载 是一个负载 门灌入本级的电流（门灌入本级的电流（1.4mA1.4mA）。）。NoNo越大，说越大，说 明门的负载能力越强明门的负载能力越强 返回返回 TTLTTL“与非与非”门的外特性及主要参门的外特性及主要参 数数 2021-7-341 平均传输延迟时间平均传输延迟时间t tpd p

30、d 导通延迟时间导通延迟时间t tPH PH：L L输入波形上升沿的 输入波形上升沿的50%50%幅值处到幅值处到 输出波形下降沿输出波形下降沿50% 50% 幅值处所需要的时间，幅值处所需要的时间， 截止延迟时间截止延迟时间t tPLH PLH：从输 从输 入波形下降沿入波形下降沿50% 50% 幅值幅值 处到输出波形上升沿处到输出波形上升沿 50% 50% 幅值处所需要的时幅值处所需要的时 间，间， 平均传输延迟时间平均传输延迟时间t tpd pd： 2 t t t PHLPLH pd 通常通常t tPLH PLH t tPHL PHL，t tpdpd越小， 越小， 电路的开关速度越高。电

31、路的开关速度越高。 一般一般t tpd pd = 10ns = 10ns40ns40ns 输入信号输入信号VI 输出信号输出信号V0 TTLTTL“与非与非”门的外特性及主要参门的外特性及主要参 数数 返回返回 2021-7-342 三态逻辑门（三态逻辑门（TSL） 集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门） 2021-7-343 集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门） 1 0 该与非门输出低该与非门输出低 电平，电平，T5导通导通 TTL门输出端并联问题门输出端并联问题 当将两个当将两个TTLTTL“与与 非非”门输出端直门输出端直 接

32、并联时：接并联时： V Vcc ccR R5 5门门1 1的的 T T4 4门门2 2的的T T5 5产生产生 一个很大的电流一个很大的电流 产生一个大电流产生一个大电流 1 1、抬高门、抬高门2 2输出输出 低电平低电平 2 2、会因功耗过大、会因功耗过大 损坏门器件损坏门器件 注：注：TTLTTL输出端输出端 不能直接并联不能直接并联 该与非门输出高该与非门输出高 电平，电平，T5截止截止 2021-7-344 TTL与非门电路与非门电路 集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门） OCOC门的结构门的结构 RL VC 集电极开路与非门（集电极开路与非门（OC门）

33、门） 当输入端全为高电当输入端全为高电 平时，平时，T2、T5导通，导通， 输出输出F为低电平；为低电平； 输入端有一个为输入端有一个为 低电平时，低电平时，T 2、 、 T5截止，输出截止，输出F高高 电平接近电源电电平接近电源电 压压VC。 OC门完成门完成 “与非与非”逻辑功逻辑功 能能 逻辑符号：逻辑符号： 输出逻辑电平：输出逻辑电平： 低电平低电平0.3V 高电平为高电平为VC（5-30V） A B F 2021-7-345 OC门实现门实现“线与线与”逻逻 辑辑 F RL VC 相当于相当于“与门与门” 逻辑等效符号逻辑等效符号 21 F FF _ CDAB _ CDAB 负载电阻负载电阻 RL的选择的选择 集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门） 2021-7-346 集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门） OC门应用门应用-电平转换器电平转换器 OC门需外接电阻，所以电源门需外接电阻，所以电源VC可以选可以选5V30V，因此，因此 OC门作为门作为TTL电路可以和其它不同类型不同电平的逻电路可以和其它不同类型不同电平的逻 辑电路进行连接辑电路进行连接 TTL电路驱动电路驱动 CMOS电路图电路图 C M O S 电 路 的电 路 的