LPM 信号发生器_第1页
LPM 信号发生器_第2页
LPM 信号发生器_第3页
LPM 信号发生器_第4页
LPM 信号发生器_第5页
已阅读5页,还剩8页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、实验要求: nLPM定制方法实现。 n信号数字值存储在ROM中,可以是64个或128个,位 长8位。 n产生的信号可以是正弦波或方波、三角波、锯齿波等, 自选。 n用SignalTap逻辑分析/或输出到DAC示波器观察 实验六实验六LPM 信号发生器信号发生器 1. LPM模块应用模块应用设计原理设计原理 正弦信号发生器结构框图正弦信号发生器结构框图 f = f0 /64 举例:正弦信号发生器 2. 定制定制LPM_ROM初始化数据文件初始化数据文件 建立建立.mif格式文件格式文件 WIDTH = 8; DEPTH = 64; ADDRESS_RADIX = HEX; DATA_RADIX

2、= HEX; CONTENT BEGIN 0 : FF; 1 : FE; 2 : FC; 3 : F9; 4 : F5; (数据略去)(数据略去) 3D : FC; 3E : FE; 3F : FF; END; #include #include math.h main() int i;float s; for(i=0;i sin_rom.mif; 建立建立.hex格式文件格式文件 将波形数据填入将波形数据填入mif文件表中文件表中 ASM格式建格式建hex文件文件 3. 定制定制LPM_ROM元件元件 定制新的宏功能块定制新的宏功能块 LPM宏功能块设定宏功能块设定 选择选择data_rom

3、模块数据线和地址线宽度模块数据线和地址线宽度 选择地址锁存信号选择地址锁存信号inclock 调入调入ROM初始化数据文件并选择在系统读写功能初始化数据文件并选择在系统读写功能 4.正弦信号发生器正弦信号发生器顶层设计顶层设计 LIBRARY IEEE; -正弦信号发生器源文件正弦信号发生器源文件 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SINGT IS PORT ( CLK : IN STD_LOGIC; -信号源时钟信号源时钟 DOUT : OUT STD_LOGIC_VECTOR (7 DO

4、WNTO 0) );-8位波形数据输出位波形数据输出 END; ARCHITECTURE DACC OF SINGT IS COMPONENT data_rom -调用波形数据存储器调用波形数据存储器LPM_ROM文件:文件:data_rom.vhd声明声明 PORT(address : IN STD_LOGIC_VECTOR (5 DOWNTO 0);-6位地址信号位地址信号 inclock : IN STD_LOGIC ;-地址锁存时钟地址锁存时钟 q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0); END COMPONENT; SIGNAL Q1 : STD_LOGIC_VECTOR (5 DOWNTO 0); -设定内部节点作为地址计数器设定内部节点作为地址计数器 BEGIN PROCESS(CLK ) -LPM_ROM地址发生器进程地址发生器进程 BEGIN IF CLKEVENT AND CLK = 1 THEN Q1Q1, q =

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论