《计算机组成原理》

1、CPU 办公室：办公室：211 办公电话：办公电话：9 电子邮件：电子邮件： 计算机组成原理计算机组成原理 系系 统统 总总 线线 存储器存储器 运算器运算器 控制器控制器 接口与通信接口与通信 输入输入/输出设备输出设备 Cache 第八章第八章 CPU的结构与功能（的结构与功能（最难最难） （含（含 第八章第八章+第四篇）第四篇） 8.1 CPU的基本功能与组成（的基本功能与组成（8.1） 8.2 时序系统和控制方式（时序系统和控制方式（8.2 8.3 9） 8.3 组合逻辑设计（组合逻辑设计（10） 8.4 微程序设计（微程序设计（10） 第八章第八章 CPU的结构与功能的结构与功能 时

2、序系统是控制器的心脏，时序系统是控制器的心脏， 其功能是为指令的执行提供各种定时信号。其功能是为指令的执行提供各种定时信号。 （一条指令分不同执行阶段即周期（一条指令分不同执行阶段即周期-节拍）节拍） 控制器的设计步骤（前三步骤）控制器的设计步骤（前三步骤） 步骤一步骤一 拟定指令系统（逻辑依据，讲过了）拟定指令系统（逻辑依据，讲过了） 步骤二步骤二 确定总体结构（空间安排，刚讲过）确定总体结构（空间安排，刚讲过） 步骤三步骤三 拟定时序系统（时间安排，该讲了拟定时序系统（时间安排，该讲了） 8.2、时序系统和控制方式、时序系统和控制方式 8.2.1 多级时序系统（周期、节拍）多级时序系统（周

3、期、节拍） 8.2.2 指令周期的数据流指令周期的数据流 8.2.3 指令流水指令流水 8.2.4 时序控制方式时序控制方式 组合控制器的设计步骤组合控制器的设计步骤 步骤一步骤一 拟定指令系统（逻辑依据，讲过了）拟定指令系统（逻辑依据，讲过了） 步骤二步骤二 确定总体结构（空间安排，刚讲过）确定总体结构（空间安排，刚讲过） 步骤三步骤三 拟定时序系统（时间安排，讲过了）拟定时序系统（时间安排，讲过了） 步骤四步骤四 拟定指令流程图拟定指令流程图 （合并了步骤一、步骤三）（合并了步骤一、步骤三） 方框方框 代表一个代表一个CPU周期，方框中的内容表示数据通路的某种控制操作。周期，方框中的内容表

4、示数据通路的某种控制操作。 菱形菱形 通常用来表示某种判别或测试，不单独占用一个通常用来表示某种判别或测试，不单独占用一个CPU周期。周期。 Review: 指令流程图指令流程图 采用方框图语言来表示采用方框图语言来表示 一条指令的指令周期。一条指令的指令周期。 8.2、时序系统和控制方式、时序系统和控制方式 8.2.1 多级时序系统（周期、节拍）多级时序系统（周期、节拍） 8.2.2 指令周期的数据流指令周期的数据流 8.2.3 指令流水（并行执行）指令流水（并行执行） 8.2.4 时序控制方式时序控制方式 提高访存速度：提高访存速度： 1、采用高速存储芯片、采用高速存储芯片 2、多体并行存

5、储结构、多体并行存储结构 3、采用高速缓冲存储器、采用高速缓冲存储器 提高提高CPU速度：速度：P345 1、采用高速逻辑部件、采用高速逻辑部件 2、改进系统结构：、改进系统结构： 采用流水技术开发系统的并行性。采用流水技术开发系统的并行性。 1、指令流水线结构、指令流水线结构 假设完成一条指令分假设完成一条指令分 7 段，段， 每段需一个时钟周期。每段需一个时钟周期。 若流水线不出现断流若流水线不出现断流1 个时钟周期出个时钟周期出 1 结果结果 不采用流水技术不采用流水技术7 个时钟周期出个时钟周期出 1 结果结果 理想情况下，理想情况下，7 级流水级流水 的速度是不采用流水技术的的速度是

6、不采用流水技术的 7 倍。倍。 地址形成部件地址形成部件 指令译码部件指令译码部件 取操作数部件取操作数部件 取指令部件取指令部件 操作执行部件操作执行部件 回写结果部件回写结果部件 修改指令指针部件修改指令指针部件 锁存锁存 锁存锁存 锁存锁存 锁存锁存 锁存锁存 锁存锁存 8.2.3 指令流水指令流水 流水线流水线CPU 2、运算流水线、运算流水线 完成完成 浮点加减浮点加减 运算，可分运算，可分 对阶、尾数求和、规格化对阶、尾数求和、规格化 三段。三段。 分段原则，每段分段原则，每段 操作时间操作时间 尽量尽量 一致。一致。 锁存器锁存器 对阶功能部件对阶功能部件 第一段第一段 尾数加部

7、件尾数加部件 锁存器锁存器 第二段第二段 规格化部件规格化部件 锁存器锁存器 第三段第三段 8.2.3 指令流水指令流水 流水线流水线CPU 流水过程中通常会出现以下三种相关冲突，使流水线断流。流水过程中通常会出现以下三种相关冲突，使流水线断流。 1 1）结构相关）结构相关 是指多条指令进入流水线后在同一时钟周期内争用同一个部件是指多条指令进入流水线后在同一时钟周期内争用同一个部件 所发生的冲突。所发生的冲突。 例如：假定一条指令流水线由五段组成。在第例如：假定一条指令流水线由五段组成。在第4时钟周期时，时钟周期时， I1与与I4两条指令同时访存发生冲突。两条指令同时访存发生冲突。 解决办法：

8、解决办法：1）第）第I4条指令停顿一拍后再启动；条指令停顿一拍后再启动； 2）设两个存储体，一个存指令，一个存数据。）设两个存储体，一个存指令，一个存数据。 IF 取指取指 ID 译码译码 EX 执行执行 MEM 存取数存取数 WB 写回写回 8.2.3 指令流水指令流水 流水线中的冲突问题流水线中的冲突问题 2 2）数据相关）数据相关 在流水计算机中，指令的处理是重叠进行的，当后继指令所需的操在流水计算机中，指令的处理是重叠进行的，当后继指令所需的操 作数，刚好是前一指令的运算结果时，便发生数据相关冲突。作数，刚好是前一指令的运算结果时，便发生数据相关冲突。 例如：例如：ADD指令与指令与S

9、UB指令发生了数据相关冲突。指令发生了数据相关冲突。 解决办法：后推法；或在流水解决办法：后推法；或在流水CPU的运算器中设置若干运算结果的运算器中设置若干运算结果 暂存器（暂时保留运算结果）以便后继指令直接使用。暂存器（暂时保留运算结果）以便后继指令直接使用。 ADD R1，R2，R3（R2）+（R3） R1 SUB R4，R1，R5（R1）-（R5） R4 AND R6，R1，R7 （R1）（R7） R6 8.2.3 指令流水指令流水 流水线中的冲突问题流水线中的冲突问题 IF 取指取指 ID 译码，译码， 读寄存器读寄存器 EX 执行执行 访存地址访存地址 MEM 访存访存 WB 写寄存

10、器写寄存器 3 3） 控制相关控制相关 由转移指令引起，依据转移条件，可能顺序取下条指令；由转移指令引起，依据转移条件，可能顺序取下条指令； 也可能转移到新的目标地址取指令，从而使流水线发生断流。也可能转移到新的目标地址取指令，从而使流水线发生断流。 为了减小转移指令对流水线性能的影响，常用两种转移处理技术：为了减小转移指令对流水线性能的影响，常用两种转移处理技术： 延迟转移法延迟转移法 由编译程序重排指令序列来实现。由编译程序重排指令序列来实现。 基本思想是基本思想是“先执行再转移先执行再转移”，即发生转移时并不排空指令，即发生转移时并不排空指令 流水线，而是让紧跟在转移指令之后已进入流水线

11、流水线，而是让紧跟在转移指令之后已进入流水线 的少数的少数 几条指令继续完成。几条指令继续完成。 转移预测法转移预测法 用硬件方法实现，依据指令过去的行为预测将来的行为。用硬件方法实现，依据指令过去的行为预测将来的行为。 通过使用转移取和顺序取两路指令预取队列器以及目标指通过使用转移取和顺序取两路指令预取队列器以及目标指 令令Cache，可将转移预测提前到取指阶段进行。，可将转移预测提前到取指阶段进行。 8.2.3 指令流水指令流水 流水线中的冲突问题流水线中的冲突问题 例：流水线中有三类数据相关冲突：例：流水线中有三类数据相关冲突： 写后读相关；读后写相关；写后写相关。写后读相关；读后写相关

12、；写后写相关。 判断以下三组指令各存在哪种类型的数据相关。判断以下三组指令各存在哪种类型的数据相关。 （1） I1: ADD R1，R2，R3 ； (R2) + (R3) 送（送（R1） I2: SUB R4，R1，R5 ； (R1) - (R5) 送（送（R4） 解：第解：第(1)组指令中，组指令中，I1指令运算结果应先写入指令运算结果应先写入R1，然后在，然后在I2指令中读指令中读 出出R1内容。由于内容。由于I2指令进入流水线，变成指令进入流水线，变成I2指令在指令在I1指令写入指令写入R1 前就读出前就读出R1内容，发生写后读相关。内容，发生写后读相关。 8.2.3 指令流水指令流水

13、流水线中的冲突问题流水线中的冲突问题 IF 取指取指 ID 译码，译码， 读寄存器读寄存器 EX 执行执行 访存地址访存地址 MEM 访存访存 WB 写寄存器写寄存器 例：流水线中有三类数据相关冲突：例：流水线中有三类数据相关冲突： 写后读相关；读后写相关；写后写相关。写后读相关；读后写相关；写后写相关。 判断以下三组指令各存在哪种类型的数据相关。判断以下三组指令各存在哪种类型的数据相关。 （2） I5: MUL R3，R1，R2 ； (R1)(R2)-（R3） I6: ADD R3，R4，R5 ； (R4) + (R5)-（R3） 解：如果解：如果I6指令的加法运算完成时间早于指令的加法运算

14、完成时间早于I5指令的乘法运算时间，指令的乘法运算时间， 变成指令变成指令I6在指令在指令I5写入写入R3前就写入前就写入R3，导致，导致R3的内容错误，的内容错误， 发生写后写相关发生写后写相关 。 8.2.3 指令流水指令流水 流水线中的冲突问题流水线中的冲突问题 8.2.3 指令流水指令流水 流水线中的冲突问题流水线中的冲突问题 例：某一流水线处理机，包括取指、译码、执行例：某一流水线处理机，包括取指、译码、执行 3个功能阶段。个功能阶段。 取指、译码各需要取指、译码各需要1T，执行阶段，执行阶段 MOV操作需要操作需要2T，ADD操作需操作需 要要3T。取操作数包含在译码阶段，最后。取

15、操作数包含在译码阶段，最后1T写结果。写结果。 执行下面的程序后按要求分析指令流水线的功能。执行下面的程序后按要求分析指令流水线的功能。 K: MOV R1,R0;R1 = (R0) K+1:ADD R0,R2,R1;R0 = (R1)+(R2) （1）设计并画出流水线功能段的结构图。）设计并画出流水线功能段的结构图。 解：解： IFIDEX 流入流入 流出流出 8.2.3 指令流水指令流水 流水线中的冲突问题流水线中的冲突问题 例：某一流水线处理机，包括取指、译码、执行例：某一流水线处理机，包括取指、译码、执行 3个功能阶段。个功能阶段。 取指、译码各需要取指、译码各需要1T，执行阶段，执行

16、阶段 MOV操作需要操作需要2T，ADD操作需操作需 要要3T。取操作数包含在译码阶段，最后。取操作数包含在译码阶段，最后1T写回结果。写回结果。 执行下面的程序后按要求分析指令流水线的功能。执行下面的程序后按要求分析指令流水线的功能。 K: MOV R1,R0;（R1）=（R0） K+1:ADD R0,R2,R1;R0 = （R1）+（R2） （2）考虑指令数据相关，画出指令执行过程流水线时空图。）考虑指令数据相关，画出指令执行过程流水线时空图。 KKK+1K+1K+1 KK+1 KK+1取指取指 译码译码 取操作数取操作数 执行执行 空间空间 时间时间 KK+1 问：当遇到什么情况时，流水

17、线讲受阻。问：当遇到什么情况时，流水线讲受阻。 答：流水线受阻一般有三种情况：答：流水线受阻一般有三种情况： 1、在指令重叠执行过程中，硬件资源满足不了指令重叠执行的要、在指令重叠执行过程中，硬件资源满足不了指令重叠执行的要 求，发生资源冲突。求，发生资源冲突。 如在同一时间，几条重叠执行的指令分别要取指令、取操作数如在同一时间，几条重叠执行的指令分别要取指令、取操作数 和存结果，都需要访存，就会发生访存冲突。和存结果，都需要访存，就会发生访存冲突。 2、在程序的相邻指令之间出现了某种关联，如当一条指令需要用、在程序的相邻指令之间出现了某种关联，如当一条指令需要用 到前面指令的执行结果，而这些

18、指令均在流水线中重叠执行，到前面指令的执行结果，而这些指令均在流水线中重叠执行， 就可能引起数据相关。就可能引起数据相关。 3、当流水线遇到分支指令时，如一条指令要等前一条（或几条）、当流水线遇到分支指令时，如一条指令要等前一条（或几条） 指令作出转移方向的决定后，才能进入流水线时，便发生控制指令作出转移方向的决定后，才能进入流水线时，便发生控制 相关。相关。 8.2.3 指令流水指令流水 流水线中的冲突问题流水线中的冲突问题 8.2、时序系统和控制方式、时序系统和控制方式 8.2.1 多级时序系统（周期、节拍）多级时序系统（周期、节拍） 8.2.2 指令周期的数据流指令周期的数据流 8.2.

19、3 指令流水（并行执行）指令流水（并行执行） 8.2.4 时序控制方式时序控制方式 控制方式控制方式 （即控制不同微操作序列，时序信号产生的方法。）（即控制不同微操作序列，时序信号产生的方法。） 常用的三种方式有：常用的三种方式有： 同步控制（与主频同步）、同步控制（与主频同步）、 异步控制、异步控制、 联合控制。联合控制。 其实质反映了时序信号的定时方式。其实质反映了时序信号的定时方式。 8.2.4 时序控制方式时序控制方式 控制器如何在时序上对指令的执行过程实施控制？控制器如何在时序上对指令的执行过程实施控制？ 一条指令的执行，是由许多个微操作组成的，不同的指令对应着不同一条指令的执行，是

20、由许多个微操作组成的，不同的指令对应着不同 的微操作序列。的微操作序列。 控制器对指令流、数据流的控制，实质是对这些微操作序列的控制。控制器对指令流、数据流的控制，实质是对这些微操作序列的控制。 在时间上如何安排这些微操作？在时间上如何安排这些微操作？ 或说用怎样的时序方式来形成这些微操作序列？或说用怎样的时序方式来形成这些微操作序列？ 就是控制器的时序控制问题。就是控制器的时序控制问题。 1）、同步控制方式）、同步控制方式 固定时序控制方式：各微操作都由固定时序控制方式：各微操作都由CPU统一的时序信号控制。统一的时序信号控制。 在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数在

21、任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数 都固定不变。都固定不变。 由于不同的指令操作时间不一致，同步控制方式以最长的指令执行时由于不同的指令操作时间不一致，同步控制方式以最长的指令执行时 间作为统一的时间标准。其他指令和微操作也按这个统一标准执行。间作为统一的时间标准。其他指令和微操作也按这个统一标准执行。 这样，全机各个部件都按统一时序工作，由一个时钟产生一系列微操这样，全机各个部件都按统一时序工作，由一个时钟产生一系列微操 作控制信号进行控制。这些微操作控制信号都与时钟信号（作控制信号进行控制。这些微操作控制信号都与时钟信号（CPU的主的主 频）同步。频）同步。 特点：

22、社会主义大锅饭。设计简单，控制方便，时间容易，但是对许特点：社会主义大锅饭。设计简单，控制方便，时间容易，但是对许 多简单指令来说会有比较多的空闲时间，造成较大数量的时间多简单指令来说会有比较多的空闲时间，造成较大数量的时间 浪费，从而影响了指令的执行速度，效率低。浪费，从而影响了指令的执行速度，效率低。 8.2.4 时序控制方式时序控制方式 1）、同步控制方式）、同步控制方式 （1）采用）采用 定长的机器周期（机器周期内节拍数相同）定长的机器周期（机器周期内节拍数相同） 以以 最长最长 的的 微操作序列微操作序列 和和 最繁最繁 的微操作作为的微操作作为 标准标准 8.2.4 时序控制方式时

23、序控制方式 CLK 机器周期机器周期机器周期机器周期机器周期机器周期 （取指令）（取指令）（送操作数地址）（送操作数地址）（执行指令）（执行指令） 指令周期指令周期 T0T1T2T3T0T1T2T3T0T1T2T3 机器周期机器周期机器周期机器周期 （取指令）（取指令）（执行指令）（执行指令） 指令周期指令周期 T0T1T2T3T0T1T2 节拍节拍 (状态状态) 机器周期机器周期机器周期机器周期 （取指令）（取指令）（执行指令）（执行指令） T0T1T2T3T0T1T2T3TT 延长延长 8.2.4 时序控制方式时序控制方式 1）、同步控制方式）、同步控制方式 （2）采用）采用 不定长的机器

24、周期（机器周期内节拍数不相同）不定长的机器周期（机器周期内节拍数不相同） 一些复杂的指令可以通过增加节拍，延长机器周期来解决。一些复杂的指令可以通过增加节拍，延长机器周期来解决。 T0T1T2T3T0T1T2 中央控制节拍中央控制节拍 T3T0T1 中央控制节拍中央控制节拍 机器周期机器周期 执行周期执行周期 指令周期指令周期 取指周期取指周期 T0T1T2T3 局部控制节拍宽度与中央控制节拍宽度一致局部控制节拍宽度与中央控制节拍宽度一致 T*T*T* 8.2.4 时序控制方式时序控制方式 1）、同步控制方式）、同步控制方式 （3）采用中央控制和局部控制相结合的方法）采用中央控制和局部控制相结

25、合的方法 中央控制：部分指令安排在统一的、较短的机器周期内完成，中央控制：部分指令安排在统一的、较短的机器周期内完成， 局部控制：部分复杂指令，在中央控制的执行周期中插入局部局部控制：部分复杂指令，在中央控制的执行周期中插入局部 控制节拍。控制节拍。 局部控制节拍局部控制节拍 2）、异步控制方式）、异步控制方式 即可变时序控制方式：各微操作不采用统一的时序信号控制。即可变时序控制方式：各微操作不采用统一的时序信号控制。 每条指令、每个操作需要多少时间就占用多少时间。每条指令、每个操作需要多少时间就占用多少时间。 每条指令的指令周期可由多个不等的机器周期数组成。每条指令的指令周期可由多个不等的机

26、器周期数组成。 这是一种这是一种“应答应答”方式，各操作之间的衔接是由方式，各操作之间的衔接是由“结束结束 起始起始”信信 号号 来实现的，由前一操作已经完成的来实现的，由前一操作已经完成的 “结束结束” 信号，或由下一操作的信号，或由下一操作的 “准备好准备好” 信号来作为下一操作的起始信号，在没有收到信号来作为下一操作的起始信号，在没有收到“结束结束” 或或 “准备好准备好”信号之前不开始新的操作。信号之前不开始新的操作。 例如：存储器读操作，例如：存储器读操作，CPU向存储器发一个读命令（起始信号），启动向存储器发一个读命令（起始信号），启动 存储器内部的时序信号，此时存储器内部的时序信

27、号，此时CPU处于等待状态，当存储器读操作结束处于等待状态，当存储器读操作结束 后，向后，向CPU发出结束信号，以此作为下一操作的起始信号。发出结束信号，以此作为下一操作的起始信号。 特点：共产主义按需分配。省时，效率高，但控制复杂。特点：共产主义按需分配。省时，效率高，但控制复杂。 8.2.4 时序控制方式时序控制方式 现在的微机中的联合控制方式：现在的微机中的联合控制方式： 中央控制：对大多数指令执行时间接近或相等的指令，由中央控制：对大多数指令执行时间接近或相等的指令，由CPU的主的主 频时钟实现同步控制。频时钟实现同步控制。 局部控制：少数执行时间差别大的指令，由局部控制器发出的节拍局

28、部控制：少数执行时间差别大的指令，由局部控制器发出的节拍 控制，但局部控制器的时钟也要与控制，但局部控制器的时钟也要与CPU的时钟同步。的时钟同步。 3）、联合控制方式）、联合控制方式 此为同步控制和异步控制相结合的方式。此为同步控制和异步控制相结合的方式。 实际上，现代计算机中几乎没有完全采用同步或完全采用异步的控实际上，现代计算机中几乎没有完全采用同步或完全采用异步的控 制方式，大多数是采用联合控制方式。制方式，大多数是采用联合控制方式。 通常的设计思想是：在功能部件内部采用同步方式或以同步方式通常的设计思想是：在功能部件内部采用同步方式或以同步方式 为主的控制方式，在功能部件之间采用异步

29、方式。为主的控制方式，在功能部件之间采用异步方式。 一般来说：一般来说：CPU内部是同步的，内部是同步的，CPU与其他部件之间是异步的。与其他部件之间是异步的。 8.2.4 时序控制方式时序控制方式 1、指令系统、指令系统 指令种类直接影响着时序控制方式，各类指令所需要的时间差指令种类直接影响着时序控制方式，各类指令所需要的时间差 不多时可采用同步控制，如果时间差异大则采用异步控制；不多时可采用同步控制，如果时间差异大则采用异步控制； 同步控制与同步控制与CPU时钟同步，故时序系统简单，异步控制要有自时钟同步，故时序系统简单，异步控制要有自 己的时钟，故时序系统复杂。己的时钟，故时序系统复杂。

30、 2、指令格式和寻址方式、指令格式和寻址方式 指令格式：指令格式： 单地址（访存两次）单地址（访存两次） 双地址（访存三次）双地址（访存三次） 寻址方式：直接、间接、变址等访存次数不同，执行时间不等。寻址方式：直接、间接、变址等访存次数不同，执行时间不等。 所以，设计时序系统时，需要考虑指令系统中的这些问题。所以，设计时序系统时，需要考虑指令系统中的这些问题。 8.2.4 时序控制方式时序控制方式 -影响时序系统的因素影响时序系统的因素 8.1 CPU的基本功能与组成（的基本功能与组成（8.1） 8.2 时序系统和控制方式（时序系统和控制方式（8.2 8.3 9） 8.3 组合逻辑设计（组合逻

31、辑设计（10） 8.4 微程序设计（微程序设计（10） 第八章第八章 CPU的结构与功能的结构与功能 组合逻辑控制器的设计步骤（前三步骤非常重要）组合逻辑控制器的设计步骤（前三步骤非常重要） 步骤一步骤一 拟定指令系统（给出硬部件设计的逻辑依据）拟定指令系统（给出硬部件设计的逻辑依据） 步骤二步骤二 确定总体结构（空间安排：设置哪些部件，确定数据通路）确定总体结构（空间安排：设置哪些部件，确定数据通路） 步骤三步骤三 拟定时序系统（时间安排）拟定时序系统（时间安排） 选定时序系统作为协调各部件工作的手段（周期选定时序系统作为协调各部件工作的手段（周期节拍）节拍） 即把一条指令的执行过程分为若干

32、个阶段，一个阶段为一个周期即把一条指令的执行过程分为若干个阶段，一个阶段为一个周期 一个阶段一个名字（取指周期，一个阶段一个名字（取指周期， 源周期，目的周期，执行周期等）源周期，目的周期，执行周期等） 步骤四步骤四 拟定指令流程图（合并了步骤一、步骤三）拟定指令流程图（合并了步骤一、步骤三） 将一条指令的执行步骤按时间顺序用流程图形式表示出来将一条指令的执行步骤按时间顺序用流程图形式表示出来 （它是采用时序计数器设计控制器的关键一步）（它是采用时序计数器设计控制器的关键一步） 步骤五步骤五 编制微操作时间表（以步骤二、步骤四为基础）编制微操作时间表（以步骤二、步骤四为基础） 将指令流程中规定

33、的操作落实到由哪个部件完成，在什么时间完成将指令流程中规定的操作落实到由哪个部件完成，在什么时间完成 步骤六步骤六 微操作的组合与化简微操作的组合与化简 根据操作时间表，将产生同一微操作的条件用根据操作时间表，将产生同一微操作的条件用“或或”连接组合成原始连接组合成原始 表达式，利用逻辑化简，获得最简单的逻辑表达式。表达式，利用逻辑化简，获得最简单的逻辑表达式。 步骤七步骤七 设计逻辑电路图（结合现有的元件，适当变换逻辑表达式。）设计逻辑电路图（结合现有的元件，适当变换逻辑表达式。） 重在理解重在理解 Review: 控制器控制器 确定一台机器指令全部微操作命令的节拍安排之前，首先要明确确定一

34、台机器指令全部微操作命令的节拍安排之前，首先要明确 CPUCPU的控制方式（同步或异步）和内部结构（总线或非总线）。的控制方式（同步或异步）和内部结构（总线或非总线）。 例如：采用同步控制方式，非总线结构的例如：采用同步控制方式，非总线结构的CPUCPU，一个一个CPU周期有周期有3拍。拍。 非总线非总线CPU PCIR AC CU 时钟时钟 ALU C1 C2 C5 C9 C0 C10 C3 C7 C4 C6 C12 C11 C8 控制信号控制信号 标志标志 控制控制 信号信号 M D R M A R 8.3 组合逻辑设计组合逻辑设计 微操作的节拍安排微操作的节拍安排 安排微操作时间表的原则

35、安排微操作时间表的原则 原则一原则一 微操作的微操作的 先后顺序不得先后顺序不得 随意随意 更改。更改。 原则二原则二 被控对象不同被控对象不同 的微操作，尽量安排在的微操作，尽量安排在 一个节拍一个节拍 内完成。内完成。 原则三原则三 占用占用 时间较短时间较短 的微操作，尽量的微操作，尽量 安排在安排在 一个节拍一个节拍 内完成，内完成， 并允许有先后顺序。并允许有先后顺序。 8.3 组合逻辑设计组合逻辑设计 微操作的节拍安排微操作的节拍安排 1、取指周期、取指周期 微操作的微操作的 节拍安排节拍安排 PC MAR M ( MAR ) MDR MDR IR ( PC ) + 1 PC 原则

36、二、三原则二、三 原则二原则二 原则三原则三 2、间址周期、间址周期 微操作的微操作的 节拍安排节拍安排 M ( MAR ) MDR MDR Ad ( IR ) T0 T1 T2 T0 T1 T2 1 R（发读命令）（发读命令） OP ( IR ) ID（指令操作码移码）（指令操作码移码） Ad ( IR ) MAR 1 R（发读命令）（发读命令） 8.3 组合逻辑设计组合逻辑设计 微操作的节拍安排微操作的节拍安排 4、执行周期、执行周期 微操作的微操作的 节拍安排节拍安排 CLA 累加器清零累加器清零T0 T1 T2 0 AC 8.3 组合逻辑设计组合逻辑设计 微操作的节拍安排微操作的节拍安

37、排 ADD X 加法指令加法指令T0 T1 T2 Ad ( IR ) MAR M ( MAR ) MDR ( AC ) + ( MDR ) AC 1 R STA X 存数指令存数指令T0 T1 T2 Ad ( IR ) MAR AC MDR MDR M ( MAR ) 1 W JMP X 转移指令转移指令T0 T1 T2 Ad ( IR ) PC 5、中断周期、中断周期 微操作的微操作的 节拍安排节拍安排 T0 T1 T2 0 MAR （送堆栈指针地址）（送堆栈指针地址） PC MDR （PC的内容压入堆栈）的内容压入堆栈） MDR M ( MAR )新地址新地址 PC（PC更新）更新） 1

38、W （发写命令）（发写命令） 8.3 组合逻辑设计组合逻辑设计 微操作的节拍安排微操作的节拍安排 T2 T1 T0 FE 取指取指 JMPLDASTAADDCOMCLA微操作命令信号微操作命令信号 状态状态 条件条件 节拍节拍 工作工作 周期周期 标记标记 PC MAR 1 R M(MAR) MDR ( PC ) +1 PC MDR IR OP( IR ) ID 1 IND 1 EX I I 111111 111111 111111 111111 111111 1111 111111 11 间址特征间址特征 8.3 组合逻辑设计组合逻辑设计 微操作时间表微操作时间表（P402） T2 T1 T

39、0 IND 间址间址 JMPLDASTAADDCOMCLA微操作命令信号微操作命令信号 状态状态 条件条件 节拍节拍 工作工作 周期周期 标记标记 Ad (IR) MAR 1 R M(MAR) MDR MDR Ad (IR) 1 EX IND 1111 1111 1111 1111 1111 8.3 组合逻辑设计组合逻辑设计 微操作时间表微操作时间表（P402） 一次间址特征一次间址特征 T2 T1 T0 EX 执行执行 JMPLDASTAADDCOMCLA微操作命令信号微操作命令信号 状态状态 条件条件 节拍节拍 工作工作 周期周期 标记标记 Ad (IR) MAR 1 R M(MAR) M

40、DR AC MDR (AC)+(MDR) AC MDR M(MAR) MDR AC 0 AC 1 W 111 11 1 11 1 1 1 1 1 8.3 组合逻辑设计组合逻辑设计 微操作时间表微操作时间表（P402） 组合逻辑控制器的设计步骤（前三步骤非常重要）组合逻辑控制器的设计步骤（前三步骤非常重要） 步骤一步骤一 拟定指令系统（给出硬部件设计的逻辑依据）拟定指令系统（给出硬部件设计的逻辑依据） 步骤二步骤二 确定总体结构（空间安排：设置哪些部件，确定数据通路）确定总体结构（空间安排：设置哪些部件，确定数据通路） 步骤三步骤三 拟定时序系统（时间安排）拟定时序系统（时间安排） 选定时序系统

41、作为协调各部件工作的手段（周期选定时序系统作为协调各部件工作的手段（周期节拍）节拍） 即把一条指令的执行过程分为若干个阶段，一个阶段为一个周期即把一条指令的执行过程分为若干个阶段，一个阶段为一个周期 一个阶段一个名字（取指周期，一个阶段一个名字（取指周期， 源周期，目的周期，执行周期等）源周期，目的周期，执行周期等） 步骤四步骤四 拟定指令流程图（合并了步骤一、步骤三）拟定指令流程图（合并了步骤一、步骤三） 将一条指令的执行步骤按时间顺序用流程图形式表示出来将一条指令的执行步骤按时间顺序用流程图形式表示出来 （它是采用时序计数器设计控制器的关键一步）（它是采用时序计数器设计控制器的关键一步）

42、步骤五步骤五 编制微操作时间表（以步骤二、步骤四为基础）编制微操作时间表（以步骤二、步骤四为基础） 将指令流程中规定的操作落实到由哪个部件完成，在什么时间完成将指令流程中规定的操作落实到由哪个部件完成，在什么时间完成 步骤六步骤六 微操作的组合与化简微操作的组合与化简 根据操作时间表，将产生同一微操作的条件用根据操作时间表，将产生同一微操作的条件用“或或”连接组合成原始连接组合成原始 表达式，利用逻辑化简，获得最简单的逻辑表达式。表达式，利用逻辑化简，获得最简单的逻辑表达式。 步骤七步骤七 设计逻辑电路图（结合现有的元件，适当变换逻辑表达式。）设计逻辑电路图（结合现有的元件，适当变换逻辑表达式

43、。） 重在理解重在理解 Review: 控制器控制器 = FE T1 （ CLA + COM + ADD + STA + LDA + JMP ） + IND T1 （ ADD + STA + LDA + JMP ） + EX T1 （ ADD + LDA ） 例如某一微操作例如某一微操作 C2：M ( MAR ) MDR 的逻辑表达式如下：的逻辑表达式如下： 输出信号：某一微操作的控制信号。输出信号：某一微操作的控制信号。C2 : M (MAR) 送送 MDR 输入信号：指令信号。输入信号：指令信号。CLA 、COM、ADD、STA、LDA、JMP 等等 均来自均来自 操作码译码器操作码译码器

44、 的输出端。的输出端。 输入信号：时序信号。输入信号：时序信号。FE T1 、 IND T1 、 EX T1 等，等， 均来自均来自 时序信号产生器时序信号产生器 的输出端。的输出端。 8.3 组合逻辑设计组合逻辑设计 微操作最简表达式微操作最简表达式（P401） = T1 FE（ CLA + COM + ADD + STA + LDA + JMP ） + IND（ ADD + STA + LDA + JMP ） + EX （ ADD + LDA ） 该逻辑表达式该逻辑表达式 给出给出 控制器控制器 输入与输出信号之间的关系。输入与输出信号之间的关系。 A B C D 0 0 0 0 0 0

45、0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 C B A Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 输出信号输出信号 = 某条指令某条指令 输入：输入： 指令中指令中 操作码操作码 操作码译码器操作码译码器 8.3 组合逻辑设计组合逻辑设计 D 例如：例如： ADD 0 0 0 0 STA 1 0 1 0 LDA 1 0 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 ADD STA

46、LDA 例如：指令格式中前例如：指令格式中前4位为操作码。位为操作码。 C0C1Cn C2C3 输入：指令信号输入：指令信号 0 1 2n-1 T0 T1 Tn 8.3 组合逻辑设计组合逻辑设计 组合逻辑控制器组合逻辑控制器 IR CU CLK （机器主频）（机器主频） 状态状态 标志标志 操作码译码操作码译码 n 位操作码位操作码 输入：时序信号输入：时序信号 节拍发生器节拍发生器 输入：反馈信号输入：反馈信号 输出：各微操作的输出：各微操作的控制信号控制信号 组合逻辑控制器的设计步骤（前三步骤非常重要）组合逻辑控制器的设计步骤（前三步骤非常重要） 步骤一步骤一 拟定指令系统（给出硬部件设计

47、的逻辑依据）拟定指令系统（给出硬部件设计的逻辑依据） 步骤二步骤二 确定总体结构（空间安排：设置哪些部件，确定数据通路）确定总体结构（空间安排：设置哪些部件，确定数据通路） 步骤三步骤三 拟定时序系统（时间安排）拟定时序系统（时间安排） 选定时序系统作为协调各部件工作的手段（周期选定时序系统作为协调各部件工作的手段（周期节拍）节拍） 即把一条指令的执行过程分为若干个阶段，一个阶段为一个周期即把一条指令的执行过程分为若干个阶段，一个阶段为一个周期 一个阶段一个名字（取指周期，一个阶段一个名字（取指周期， 源周期，目的周期，执行周期等）源周期，目的周期，执行周期等） 步骤四步骤四 拟定指令流程图（

48、合并了步骤一、步骤三）拟定指令流程图（合并了步骤一、步骤三） 将一条指令的执行步骤按时间顺序用流程图形式表示出来将一条指令的执行步骤按时间顺序用流程图形式表示出来 （它是采用时序计数器设计控制器的关键一步）（它是采用时序计数器设计控制器的关键一步） 步骤五步骤五 编制微操作时间表（以步骤二、步骤四为基础）编制微操作时间表（以步骤二、步骤四为基础） 将指令流程中规定的操作落实到由哪个部件完成，在什么时间完成将指令流程中规定的操作落实到由哪个部件完成，在什么时间完成 步骤六步骤六 微操作的组合与化简微操作的组合与化简 根据操作时间表，将产生同一微操作的条件用根据操作时间表，将产生同一微操作的条件用

49、“或或”连接组合成原始连接组合成原始 表达式，利用逻辑化简，获得最简单的逻辑表达式。表达式，利用逻辑化简，获得最简单的逻辑表达式。 步骤七步骤七 设计逻辑电路图（结合现有的元件，适当变换逻辑表达式。）设计逻辑电路图（结合现有的元件，适当变换逻辑表达式。） 重在理解重在理解 Review: 控制器控制器 组合逻辑控制器的特点组合逻辑控制器的特点 思路清晰，简单明了思路清晰，简单明了 庞杂，调试困难，修改困难庞杂，调试困难，修改困难 速度快速度快 & & &1 1 & & & 1 FE IND EX LDAADD JMPBAN STA T1 C2： M ( MAR) 送送 MDR （RISC） &

50、 8.3 组合逻辑设计组合逻辑设计 画出逻辑电路图画出逻辑电路图（P401） 考研习题精选考研习题精选 1、若存储器容量为、若存储器容量为64K *32位，指出主机中六个基本寄存器的位数。位，指出主机中六个基本寄存器的位数。 并写出组合逻辑控制器完成并写出组合逻辑控制器完成STA X （AC内容写回到内容写回到X主存单元内）主存单元内） 指令发出的微操作及节拍安排。指令发出的微操作及节拍安排。 解：主机中基本寄存器及位数解：主机中基本寄存器及位数 累加器累加器 32 指令寄存器指令寄存器 32 数据缓冲寄存器数据缓冲寄存器 32 通用寄存器通用寄存器 32 地址寄存器地址寄存器 16 PC程序

51、计数器程序计数器 16 STA X （X为主存单元地址）指令发出的微操作及节拍安排：为主存单元地址）指令发出的微操作及节拍安排： PC MAR M ( MAR ) MDR MDR IR ( PC ) + 1 PC T0 T1 T2 1 R（发读命令）（发读命令） OP ( IR ) ID（操作码译码）（操作码译码） T0 T1 T2 Ad ( IR ) MAR AC MDR MDR M ( MAR ) 1 W 解：主机中基本寄存器及位数解：主机中基本寄存器及位数 累加器累加器 指令寄存器指令寄存器 数据缓冲寄存器数据缓冲寄存器 通用寄存器通用寄存器 地址寄存器地址寄存器 PC程序计数器程序计数

52、器 STA X （X为主存单元地址）指令发出的微操作及节拍安排：为主存单元地址）指令发出的微操作及节拍安排： 取指周期取指周期 执行周期执行周期 组合逻辑控制器的设计步骤（前三步骤非常重要）组合逻辑控制器的设计步骤（前三步骤非常重要） 步骤一步骤一 拟定指令系统（给出硬部件设计的逻辑依据）拟定指令系统（给出硬部件设计的逻辑依据） 步骤二步骤二 确定总体结构（空间安排：设置哪些部件，确定数据通路）确定总体结构（空间安排：设置哪些部件，确定数据通路） 步骤三步骤三 拟定时序系统（时间安排）拟定时序系统（时间安排） 选定时序系统作为协调各部件工作的手段（周期选定时序系统作为协调各部件工作的手段（周期节拍）节拍） 即把一条指令的执行过程分为若干个阶段，一个阶段为一个周期即把一条指令的执行过程分为若干个阶段，一个阶段为一个周期 一个阶段一个名字（取指周期，一个阶段一个名字（取指周期， 源周期，目的周期，执行周期等）源周期，目的周期，执行周期等） 步骤四步骤四 拟定指令流程图（合并了步骤一、步骤三）拟定指令流程图（合并了步骤一、步骤三） 将一条指令的执行步骤按时间顺序用流程图形式表示出来将一条指令的执行步骤按时