数字逻辑第六章 (1)_第1页
数字逻辑第六章 (1)_第2页
数字逻辑第六章 (1)_第3页
数字逻辑第六章 (1)_第4页
数字逻辑第六章 (1)_第5页
已阅读5页，还剩48页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、 x 从表6.5表6.8可知，当要当要 求触发器状态保持不变时，求触发器状态保持不变时， 有两种不同的处理方法：一有两种不同的处理方法：一 是令是令CP为为d，输入端取相应，输入端取相应 值；二是令值；二是令CP为为0，输入端，输入端 取任意值取任意值。 例如，当要使D触发器维 持0不变时，可令CP为d，D 为0；也可令CP为0，D为d。 显然，这将使激励函数的这将使激励函数的 确定变得更加灵活，究竟选确定变得更加灵活，究竟选 择哪种处理方法，应看怎样择哪种处理方法，应看怎样 更有利于电路简化。更有利于电路简化。一般选一般选 CP为为0，输入任意，因为这，输入任意，因为这 样显得更清晰。样显得

2、更清晰。 Why? y2 y1 y0 Why? x1,x2,xn为外部输入信号； Z1，Z2 ，Zm为外部输出信号； Y1，Y2，Yr为激励状态； y1,y2,yr 为二次状态；t1,t2 ,tr 为反馈回路中的时间延迟。 图图6.14 电平异步时序逻辑电路电平异步时序逻辑电路 的结构模型的结构模型 图6. 15 表6.17的总态图 当输入信号作相邻变化不引起电路状态变化时，在表内总态只作水平方向当输入信号作相邻变化不引起电路状态变化时，在表内总态只作水平方向 的移动。的移动。 当输入信号作相邻变化引起电路状态变化时，总态先作水平移动，进入非当输入信号作相邻变化引起电路状态变化时，总态先作水平移动，进入非 稳定总态，然后再作垂直方向的移动，直至进入稳定总态。稳定总态，然后再作垂直方向的移动，直至进入稳定总态。 图6.16 逻辑电路图 表6.18 流程表 图6.17 总态图 （4）说明电路功能）说明电路功能 从总态图可以看出，仅当电路收到输入序列 “001011”时 ，才产生一个高电平输出信号，其他情 况下均输出低电平。因此，该电路是一个“0010 11” 序

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论